Sistemas Digitais - 008 PDF

Aula
SISTEMAS DIGITAIS
Definição Sistemas Digitais e espaço de projeto
Metodologia de Projeto
Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula
Sistemas Embarcados -> Sistemas Digitais
1
Definição
Estudo e comparação de projeto Como descrever um

ASIC vs. FPGA processador em VHDL
(memoria, datapath,
Projeto de sistema digital controle) – síntese
ASIC / FPGA e ASIC
dedicado em VHDL para sintese FPGA
em ASIC/FPGA
Implementação de
software em processador
embarcado com Descrição de memoria em
comunicação com VHDL e uso de BRAMs em
hardware dedicado FPGA

Aula
Primeira fase: Modelar o Sistema
1
• A modelagem é uma maneira de representar as informações

importantes de um sistema.
• Um sistema pode ter diversos modelos para ele.
A modelagem é util para a verificação funcional, estimativas de custo

na implementação e projeto do teste.
Motivações para a modelagem de sistemas:

1- Abstrair o comportamento de um sistema digital dando flexibilidade
de implementação.
2 – Ajudar a comunicação do usuário com a funcionalidade do sistema
3 – Permitir o teste e verificação por meio de simulação
4 – Verificação formal por equações matemáticas que provem que o
sistema funciona para determinadas regras de funcionamento.

Aula
Níveis de Abstração de Sistemas VLSI
1
Nível Sistêmico
Nível Arquitetural ou Algoritmico
Nível de transferencia entre

registradores (micro-arquitetural)
Verificação
Projeto
Nível lógico ou de portas
Nivel elétrico ou de transistores
Nivel de leiatue
Nivel de máscaras

Aula
1
Sistêmico
Eixo Comportamental Eixo Estrutural
Algorítmico
Micro arquitetural
Lógico
Elétrico ão
aç
idéia s tr
ab
a is
M
Circuito Real
(fabricado)
Eixo Geométrico
Aula
1
Sistêmico
Algorítmico
processadores,
processadores,
Especificações
Especificações funcionais
funcionais
Micro arquitetural memórias,
memórias, barramentos
barramentos
Algoritmos módulos
módulos de
de hardware
hardware
Algoritmos Lógico
Máquinas
Máquinas de
de estado
estado finitas,
finitas, operações
operações registradores,
registradores, multiplexadores,
multiplexadores, operadores
operadores
Elétrico Portas
Equações
Equações booleanas,
booleanas, tabelas
tabelas verdade,
verdade, BDDs
BDDs Portas lógicas,
lógicas, flip-flops
flip-flops
Funções
Funções de
de transferência,
transferência, equações
equações diferenciais
diferenciais Transistores,
Transistores, resistores,
resistores, capacitores,
capacitores, indutores
indutores
Leiaute
Leiaute das
das máscaras,
máscaras, retângulos,
retângulos, polígonos
polígonos
Células
Células de
de biblioteca,
biblioteca, modelos
modelos de
de posição
posição de
de pinos
pinos
Macro-células,
Macro-células, planta
planta baixa
baixa de
de blocos
blocos
Módulos,
Módulos, clusters,
clusters, cores,
cores, planos
planos de
de clock/alimentação
clock/alimentação
Partições
Partições físicas,
físicas, componentes,
componentes, placas
placas
Eixo Geométrico
Aula
1
C, C++, Sistêmico
Eixo Comportamental Hardware C Eixo Estrutural
Java Algorítmico
processadores,
Especificações funcionais Micro arquitetural memórias, barramentos
VHDL
Algoritmos módulos de hardware
Lógico
Máquinas de estado finitas, operações registradores, multiplexadores, operadores
Elétrico Portas lógicas, flip-flops
Equações booleanas, tabelas verdade, BDDs
Funções de transferência, equações diferenciais Transistores, resistores, capacitores, indutores

Spice
EDIF
CIF, Leiaute das máscaras, retângulos, polígonos
GDS2
Células de biblioteca, modelos de posição de pinos
LEF / DEF
Macro-células, planta baixa de blocos
Módulos, clusters, cores, planos de clock/alimentação
Partições físicas, componentes, placas
Eixo Geométrico
Aula
1
Sistêmico
Algorítmico
processadores,
Especificações funcionais Micro arquitetural memórias, barramentos
Algoritmos 1- “síntese”
Lógico
módulos de hardware
Máquinas de estado finitas, operações registradores, multiplexadores, operadores

Elétrico 2- simulação
Equações booleanas, tabelas verdade, BDDs Portas lógicas, flip-flops
Funções de transferência, equações diferenciais Transistores, resistores, capacitores, indutores
5- fabricação 3- mapeamento
Leiaute das máscaras, retângulos, polígonos
4- place&route Células de biblioteca, modelos de posição de pinos
Macro-células, planta baixa de blocos
Módulos, clusters, cores, planos de clock/alimentação
Partições físicas, componentes, placas
Eixo Geométrico
Aula
Níveis de Abstração e Síntese
1
Architectural level Logic level Circuit level Layout level

Behavioral level
0 State
For I=0 to I=15
Sum = Sum + array[I] 0 0
Architecture Logic Circuit Layout

synthesis synthesis synthesis synthesis
Structural level
Memory Control
+
(Library)
Clk
(register level)
Compilação para silicio (não é um grande sucesso)

Aula
1
- Sobreposição de fases no projeto para atingir time-to-market

- Mudanças paralelas em multiplos níveis e em multiplas equipes
Esforço
Lógico
RTL Transistor
Sistêmico
Tempo de Projeto

Aula
Projeto de Sistemas Digitais
1
• Devido a alta complexidade dos sistemas digitais atuais,

faz-se necessário a adoção de uma sistemática
metodologia de projeto.
• Metodologia de projeto são sequências de
transformações que partem de uma descrição ou
especificação inicial até chegar a uma descrição
validada desse sistema para o processo de fabricação.
• Nível de fabricação pode ser máscaras no caso de
circuitos integrados de aplicação especifica ou bitstream
no caso de FPGAs.

Aula
1
As transformações podem ser de duas naturezas:
• Transformações de síntese
• Transformações de validação
Não válida válida

Aula
Sistemas Digitais 1
Projeto
Linguagens de
Descrição funcional
• Aboradagem Descendente: decompõe o descrição de
hardware
sistema em subsistemas que são por sua
vez decompostos em subsistemas até
atingir o níve de abtração desejado.
• Desafio: obter a decomposição adequada
Módulos
para cada nível para que no final os
critérios de projeto (área, desempenho,
potência) sejam atingidos.
• Abordagem Ascendente: conecta

módulos disponíveis para formar Portas lógicas
básicas e flip-flops
subsistemas que por sua vez são
conectados para formar subsistemas até
que a especificação funcional seja
satisfeita. transistores
• Desafio: trabalhar com um conjunto
muito grande de subsistemas pequenos
para compor um sistema muito complexo.
Layout

Aula
Sistemas Digitais 1
Projeto: Arbodagem Descendente
Projeto de Sistemas Digitais usando Descrição funcional
fluxogramas, grafos, máquinas de
estados e diagrama de blocos
Descrever o projeto em linguagens

Módulos
de descrição de hardware como
por exemplo VHDL
Usar ferramentas de síntese lógica para

bibliotecas de células como o Leonardo da
Mentor
Portas lógicas
Usar ferramentas de síntese lógica para
plataformas programaveis como FPGAs
(Xilinx – ISE, Altera – Quartus, Actel –
Libero).
transistores
Verificar funcionalmente através de

simulação lógica com e sem atraso.
Layout

Aula
Sistemas Digitais 1
Projeto: Arbodagem Ascendente
Descrição funcional
Projeto de somadores, multiplicadores e
outros subsistemas combinacionais e
sequenciais de alta eficiência em termos
de área, desempenho e potência para
uso em sistemas digitais complexos. Módulos
Descrever o projeto em linguagens de

descrição de hardware como por
exemplo VHDL ou em esquemático
Portas lógicas
Verificar funcionalmente
através de simulação lógica transistores
com e sem atraso.
Verificar elétricamente através

de simulação elétrica (SPICE) Layout

Aula
Tipos de componentes 1
Circuito de aplicação específica (ASIC):

circuito integrado projetado especialmente para
uma determinada função e sistema digital.
• Full-custom
• semi-custom Chip
• Standard cell
Lógica programável (FPGAs): circuito

que pode ser customizado e re-
programado para realizar diversas funções.
Compromisso:
Custo X tempo de projeto X desempenho

Aula
1
1 – Sintaxe e a Semântica das descrições de entrada e

saída
2 – Um conjunto de algoritmos para a tradução das
descrições de entrada em descrições de saída
3 – Um conjunto de componentes para ser usado na
implementação
4 – Definição e intervalo das restrições do projeto
5 – Os mecanismos de seleção do estilo de projeto,
arquitetura, topologia e componentes.
6 – Estratégias de controle (ordem em que as tarefas são
executadas).

Aula
1
10100011001

Aula
Parâmetros de Projeto
1
• Desempenho: velocidade, potência, funcionalidade e flexibilidade
• Custo de manufatura: tamanho do die (área), tecnologia a ser

fabricada (ASIC), ou arquitetura programável (FPGA).
• Tempo de projeto: custo do engenheiro, agenda
• Testabilidade: geração de teste, teste on-line, off line, etc…

Aula
Desafios de Projeto 1
• Decisões sobre os aspectos de projeto são muito dificeis:

– Compromisso entre desempenho, custo e time-to-market (tempo
para chegar ao mercado).
– Decisões devem ser feitas com 2 a 3 anos de antecedencia.
– Os aspectos de projeto são difíceis de medir sem fazer o projeto
realmente.
– Ciclo do produto.
• Verificação funcional
– A simulação ainda é o veiculo principal para a verificação
funcional mas é inadequada por causa do tamanho de projeto.
– Bugs em hardware são muito difíceis de se recuperar e muito
caros (não é como em software).

Aula
Desafios de Projeto 1
• Principais diferenças entre os níveis de abstração:

– Modelagem detalhada e tamanho da equipe para manter o
modelo:
• Modelos de alto-nível podem ser mantidos por 1 ou 2
pessoas.
• Modelos detalhados devem ser particionados o que resulta
no aumento em comunicação.
– Modelagem precisa versus modelagem compacta
• Modelos compactos omitem detalhes e mostram apenas
estimações de implementação.
• Modelos detalhados são extensos e dificil de adaptar em
mudanças grandes de projeto.

Aula
Desafios de Projeto
1
– Velocidade de simulação versus desempenho do

hardware
• Modelos de alto-nível podem ser simulados mais
rapidamente mas não podem ser implementados
tão facilmente automaticamente.
• Modelos de baixo nível podem ser feitos para ter
uma rápida implementação mas não podem ser
simulados rapidamente.

Aula
Ferramentas de Automação de Projeto
1
Soluções para Projeto:

• aumentar equipes (+custo e -controle) SOC e configurabilidade
• Systems-on-Chip (SOCs) = Reusabilidade
Soft
core
ou
Reusability
portability Firm FPGA=SOC
flexibility core
processador
Hard
core
memoria
Predictability, performance, time to market

Aula
1
Metodologias de Projeto

Aula
ASIC 1
• Application Specific Integrated Circuits

Aula
Full custom 1
• Geometria desenhada a mão

Vdd
• Todas as camadas de layout são customizadas
• Digital e analógico
IN Out
• Simulação a nivel de transistor
• Alta densidade
Gnd
• Alto desempenho
• Longo tempo de projeto

Aula
Standard cells 1
• Células padrões organizadas em linhas (and, or, flip-flops,etc.)

• Células são feitas em full custom pelo vendedor (não o usuário).
• Todos os níveis são customizaveis
• Digital com possibilidade de algumas células analógicas.
• Simulação digital a nível de portas lógicas (digital)
• Media para alta densidade
• Medio para alto desempenho
Routing
• Razoavel tempo de projeto
Cell
IO cell

Níveis de Abstração de Sistemas VLSI em Aula
ASIC 1
Nível Sistêmico
Nível Arquitetural ou Algoritmico
Nível de transferencia entre

registradores (micro-arquitetural)
Verificação
Projeto
Nível lógico ou de portas
Nivel elétrico ou de transistores
Nivel de leiatue
Nivel de máscaras

Aula
Exemplo de Projeto ASIC
1
• Projeto de um circuito integrado a partir de uma descrição:

– VHDL
– Esquemático
• Circuito integrado implementado em Standard Cell (conjunto de
células lógicas de uma biblioteca)
– Biblioteca da AMS, por exemplo
– Biblioteca do usuário
• Passos:
– Projeto das células da biblioteca CMOS
– Sintese de um projeto VLSI nas biblioteca de células CMOS

Aula
2 Exemplos de Ferramentas de Síntese
1
Mentor
Cadence
Synopsis
E outras ...
• Compilação
• Mapeamento
• Posicionamento
• Roteamento
• Leiaute
• Simulação e verificação

Aula
Circuitos Programáveis 1

Aula
Diferenças entre CPLD x FPGA 1

Aula
Estruturas do FPGA 1

Aula
FPGA Actel 1

Aula
Tecnologia Anti-fusivel 1

Aula
Logic Elements of Actel 1

Aula
ACTEL: RTAX-S device 1
RAMC SC
RAMC SC
SC
SC
SC
SC
SC
SC
SC
SC
SC RD SC
SC RD SC
SC
SC
SC
SC
SC
SC
SC
SC
SC
SC
Super Cluster
RAMC SC SC SC SC SC SC RD SC SC SC SC SC SC
RAM RAMC
RAMC
SC
SC
SC
SC
SC
SC
SC
SC
SC
SC
SC
SC
RD SC
SC
SC
SC
SC
SC
SC
SC
SC
SC
TX
SC
SC
TX TX TX
C C R C C R
RD
RAMC SC SC SC SC SC SC RD SC SC SC SC SC
RX
SC
RX B RX RX
RAM RAMC SC SC SC SC SC SC RD SC SC SC SC SC SC
HD HD HD HD HD HD HD HD HD HD HD HD HD
RAMC SC SC SC SC SC SC CT SC SC SC SC SC SC
[Actel, RTAX-S RadTolerant FPGAs 2007]

Aula
ACTEL: RTAX-S device 1
C C R
C-CELL R-CELL
C-CELL
CFN
CFN
FCI
D1
B0
B1
B0
D3
D3
B1
D1
0 0
1 1
0 0
1 1
0 0
1
1
0
0
1 1
0
1
0
1
0
1
FCO
Y
DB
DB
D0
D2
A0
A1
D0
A0
A1
D2

Aula
1

Aula
Tecnologia EPROM e EEPROM 1

Aula
FPAG from Altera 1
Família Número de Gates Programação

MAX5000 600 a 3,7K EEPROM
MAX7000 600 a 5K EEPROM
MAX9000 6K a 12K EEPROM
FLEX6000 5K a 24K SRAM
FLEX8000 2,5K a 16K SRAM
FLEX10K 10K a 250K SRAM
FLEX20K 53K a 1000K SRAM
Mercury 120k a 350k SRAM
Apex 700k a 2M SRAM
ApexII 1.9M a 5.2M SRAM
Ciclone SRAM
Stratix 10k a 40k LE SRAM
MAX SRAM

Aula
Bloco Lógico do PLD MAX7000 1

Aula
Field Programmable Gate Array 1
FPGAs comerciais
Altera
FLEX 10K

Aula
Field Programmable Gate Array 1
FPGAs comerciais
Altera
FLEX 10K

Aula
1

Aula
1

Aula
1

Aula
1

Aula
Stradix II 1

Aula
1

Aula
1

Aula
Tecnologia SRAM 1

Aula
Field Programmable Gate Arrays 1
FPGAs comerciais
Xilinx
• A empresa Xilinx foi fundada em 1984 em San José (Califórnia, USA) e foi
ela que introduziu o FPGA. Hoje em dia, esta empresa domina cerca de 50
% do mercado em FPGAs.
Família Número de Portas Característica
XC2000 1,2K a 1,8K -
XC3000 2K a 9K Low-power
XC4000E 2K a 20K Low-power
XC4000XL/XLA 10K a 200K High-density
XC4000XV 75K a 500K High-density
XC5200 3 K a 23K Low-power
SPARTAN/XL 2K a 40K Low-power
VIRTEX 50K a 1M High-density 220nm
SPARTAN-2 1k a 15k LOW COST
SPARTAN-3 2k a 33k LOW COST
VIRTEXII 40k a 8 M High density 130nm
VIRTEXII-PRO Power-PC inside
VIRTEX4 13K a 200K Low-power 90nm
VIRTEX4-FX Power-PC inside
VIRTEX5 65 nm
Aula
Technology Scaling in Xilinx FPGAs 1
Nanometer technologies
Embedded Hard microprocessor
Embedded memories (BRAM)

Aula
1

Aula
1

Aula
1
A informação é customizada por um vetor de bits

chamado de BITSTREAM (set of SRAM bits)

Aula
Xilinx XC4000 1

Aula
Logic Mapping in SRAM-based FPGAs 1
E1
ASIC E2
E3
VHDL / Verilog clk
Descriptions E1
E2
E1
E3
clk
E2
E3
FPGA slice
BlockRAM
F1 LUT
ff M M M M
F2 M M
F3
F4
M
SEU
M Configuration Memory Cell
(Bit flip)

Aula
Xilinx XC4000 1

Aula
Logic Element: Basic XC4000 1

Aula
General Routing Matrix (GRM) 1

Aula
Field Programmable Gate Arrays
1
FPGAs comerciais CLB
Virtex Family from Xilinx, Inc.
XilinxCLB PLL
Segmented routing
single lines
M Pass-transistor
hex lines
66 MHz PCI SSTL3
Vector Based
SelectI/O Interconnect
hex lines
Pins single lines delay=f(vector)
single lines
Block
SelectRAM Distributed
Memory SelectRAM
Memory
single lines

Aula
General Routing Matrix (GRM) - VirtexII
1
Direct lines
Long lines
CLB CLB
CLB CLB CLB CLB CLB
CLB Hex lines

CLB
Hex connections
CLB CLB CLB CLB CLB CLB
CLB CLB CLB
Direct connections
Fast connect
Double lines CLB
CLB CLB

Aula
Xilinx VirtexII - CLB 1

Aula
Virtex Carry Select 1

Aula
CLB Evolution 1
6-LUT
ffp
4-LUT ffp 6-LUT
4-LUT 6-LUT ffp

ffp
Slice0 Slice1
6-LUT
Switch
Matrix More complex logic in a same slice and CLB
(reduction in the logic level)
Virtex Slice0
Switch
Matrix
Slice1
Hex More complex routing matrix to reduce the routing

Virtex-4
Long switch level
Virtex-II Virtex-5
Single
Long
Direct
Double
Hex
Aula
Virtex 5: CLB 1

Aula
BRAM 1

Aula
VirtexII-Pro Platform 1

Aula
Embedded Processor 1

Aula
Microblaze (soft core) 1

Aula
VirtexII-Pro Board 1

Aula
Reconfigurable Computing 1

Aula
Presented by Trimberger (FPL, 2007) 1

Aula
1

Aula
1

Aula
1

Sistemas Digitais - 008 PDF

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Sistemas Digitais - 008 PDF

Caricato da

Copyright:

Formati disponibili

Aula

Definição Sistemas Digitais e espaço de projeto

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Estudo e comparação de projeto Como descrever um

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

• A modelagem é uma maneira de representar as informações

A modelagem é util para a verificação funcional, estimativas de custo

Motivações para a modelagem de sistemas:

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Nível Arquitetural ou Algoritmico

Nível de transferencia entre

Nível lógico ou de portas

Nivel elétrico ou de transistores

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Funções de transferência, equações diferenciais Transistores, resistores, capacitores, indutores

Módulos, clusters, cores, planos de clock/alimentação

Partições físicas, componentes, placas

Máquinas de estado finitas, operações registradores, multiplexadores, operadores

Funções de transferência, equações diferenciais Transistores, resistores, capacitores, indutores

4- place&route Células de biblioteca, modelos de posição de pinos

Macro-células, planta baixa de blocos

Módulos, clusters, cores, planos de clock/alimentação

Partições físicas, componentes, placas

Architectural level Logic level Circuit level Layout level

Architecture Logic Circuit Layout

Compilação para silicio (não é um grande sucesso)

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

- Sobreposição de fases no projeto para atingir time-to-market

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

• Devido a alta complexidade dos sistemas digitais atuais,

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

As transformações podem ser de duas naturezas:

Não válida válida

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

• Abordagem Ascendente: conecta

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Descrever o projeto em linguagens

Usar ferramentas de síntese lógica para

Verificar funcionalmente através de

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Descrever o projeto em linguagens de

Verificar elétricamente através

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Circuito de aplicação específica (ASIC):

Lógica programável (FPGAs): circuito

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

1 – Sintaxe e a Semântica das descrições de entrada e

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

• Desempenho: velocidade, potência, funcionalidade e flexibilidade

• Custo de manufatura: tamanho do die (área), tecnologia a ser

• Tempo de projeto: custo do engenheiro, agenda

• Testabilidade: geração de teste, teste on-line, off line, etc…

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

• Decisões sobre os aspectos de projeto são muito dificeis:

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

• Principais diferenças entre os níveis de abstração:

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

– Velocidade de simulação versus desempenho do

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Soluções para Projeto:

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt