1

hFE= 175 (npn); VA = 74.03 V (npn); VCC=9V;-VEE = -9V R1 =10k; R2=R3 = 5.1 k. (+)

PROBLEMA 1 (30%)

Para el circuito mostrado

(a) Ponga a tierra las dos entradas (vin+ y vin-) y calcule IC1, IC2, IC3, IC4 y Vout, DC.
(b) Ajuste Vseñalcon una amplitud de 10 mV. Calcular el valor píco-pico de la entrada diferencial
y de la salida diferencial.
(c) ¿Cual es el valor de ganancia diferencial máxima manteniendo la polarización constante?
2
 3

PROBLEMA 2 (30%)

Para los transistores PNP VA= 18.7 V; hFE se mantiene. VCC y –VEE también se mantienen sin
cambios. Se aplica Vseñal de 20 mV de amplitud..
(a) ¿Cuál es la amplitud de vout?
(b) ¿Cuál es la ganancia diferencial máxima para este circuito?
4
 5

PROBLEMA 3 (40%)

Para los transistores 2N3904 Cu = 8 pF; fT =300 MHz; rx = 19 ohm.

(a) Calcular Vout/Vseñal (20%).
Para el análisis en DC despreciar las corrientes de base.
(b) Estimar “aproximadamente” fH por medio del método de las constantes de tiempo (20%).

Las dos fuentes de señal son de Vseñal/2.

6
7
8
9
10
11
 12

16.
P7.41, identifique y grafique los semicircuitos diferencial y de modo común. Encuentre la
ganancia diferencial, la resistencia diferencial de entrada, la ganancia de modo común y la
resistencia de entrada de modo común. Para estos transistores β = 100 y VA = 100V.
 13

P7.90 Considere el circuito de la figura 7.40 con las geometrías de dispositivo

mostradas en esta página. Sea para todos los

dispositivos para todos los

dispositivos. Determine el ancho de Q6, W, que asegurará que el
aplicador operacional no tenga un voltaje de desnivel sistemático. Luego, evalué

para todos los dispositivos. Proporcione sus resultados en una

tabla similar a la 7.1. Además, encuentre A1, A2, la ganancia de voltaje de dc a lazo abierto,
el intervalo de entrada de modo común y el intervalo de voltaje de salida. Ignore el efecto
de VA sobre la corriente de polarización.
 14

|
 15

D*7.91 En un diseño particular del amplificador operacional CMOS de la figura 7.40, el

diseñador desea investigar los efectos de aumentar la relación W/L de Ql y de Q2 por un
factor de 4. Si se supone que todos los otros parámetros se mantienen sin cambio, consulte
el ejemplo 7.3 para que le ayude a responder las siguientes preguntas:
 16

19.

P7.95 En la figura P.95 se muestra un circuito amplificador operacional bipolar que se parece
al amplificador operacional CMOS de la figura 7.40. Aquí, el par diferencial de entrada Q1
– Q2 está cargado en un espejo de corriente formado por Q3 y Q4. La segunda etapa está
formada por el transistor de emisor común cargado con fuente de corriente Q5. A diferencia
del circuito CMOS, aquí hay una etapa de salida formada por un seguidor de emisor Q6

El capacitor Cc se coloca en la ruta de realimentación negativa de Q5 y, por tanto,

experimenta el efecto multiplicador de Miller por la ganancia de Q5. La gran capacitancia
resultante forma un polo de baja frecuencia dominante con rπ5, proporcionando así una
atenuación de ganancia uniforme de -20 dB/década. Todos los transistores tienen β = 100,
VBE=0.7V y ro, = ᴂ

a) Para las entradas conectadas a tierra y la salida fija en 0 V (mediante retroalimentación

negativa, que no se muestra) encuentre las corrientes de emisor de todos los transistores,

b) Calcule la ganancia de dc del amplificador con RL= l0 kΩ.

c) Con RL como en b), encuentre el valor de Cc para obtener una frecuencia de 3 dB de 100
Hz. ¿Cuál es el valor de ft que se obtiene?
17
 18

*8.51 Para el circuito amplificador de la figura P8.51, si se supone que Vs, tiene un
componente de dc de cero, encuentre el voltaje de dc en todos los nodos y las corrientes de
emisor de dc de Q1 y Q2. Los BJT tienen β = 100. Use el análisis de retroalimentación
para encontrar Vo/Vs y Rent.