Tema 5 - Fundamentos de dispositivos logicos programables

Eduardo Rodrguez Martnez

Departamento de Electronica
Division de Ciencias Basicas e Ingeniera
Universidad Autonoma Metropolitana
Unidad Azcapotzalco

Email: erm@correo.azc.uam.mx
Sitio Web: http://kali.azc.uam.mx/erm/

1121037 Diseno Logico page 1

 Contenido - Fundamentos de dispositivos logicos programables - (4.5 hrs.)

Tema 5
Contenido
1. Tecnologa basica de dispositivos logicos programables.
PLD
PLA
1.1 PLA y PAL.
PAL 1.2 GAL y CPLD.
GAL
CPLD 2. Arquitectura de un FPGA.
FPGA
3. Arreglos en lenguaje VHDL.

1121037 Diseno Logico page 2

 Tecnologa basica de dispositivos logicos programables.

Tema 5
Contenido
Los dispositivos logicos programables (PLDs por sus siglas en
PLD ingles)
PLA
PAL ... fueron introducidos en los 70s
GAL
CPLD ... son circuitos integrados de proposito general
FPGA
... permiten ser configurados en distintas formas para
implementar diversos circuitos logicos

Tema 5 Fundamentos de PLDs page 3

 Tecnologa basica de dispositivos logicos programables.

Tema 5
Contenido
Los dispositivos logicos programables (PLDs por sus siglas en
PLD ingles)
PLA
PAL ... fueron introducidos en los 70s
GAL
CPLD ... son circuitos integrados de proposito general
FPGA
... permiten ser configurados en distintas formas para
implementar diversos circuitos logicos

Tema 5 Fundamentos de PLDs page 3

 Tecnologa basica de dispositivos logicos programables.

Tema 5
Contenido
Los dispositivos logicos programables (PLDs por sus siglas en
PLD ingles)
PLA
PAL ... fueron introducidos en los 70s
GAL
CPLD ... son circuitos integrados de proposito general
FPGA
... permiten ser configurados en distintas formas para
implementar diversos circuitos logicos

Tema 5 Fundamentos de PLDs page 3

 Tecnologa basica de dispositivos logicos programables.
Los arreglos logicos programables (PLAs por sus siglas en ingles
Tema 5
Contenido ... fueron los primeros PLDs introducidos al mercado
PLD
PLA
PAL ... pueden implementar cualquier funcion expresada como
GAL
CPLD producto de sumas
FPGA ... son eficientes en cuanto al area que ocupan

Tema 5 Fundamentos de PLDs page 4

 Tecnologa basica de dispositivos logicos programables.
Los arreglos logicos programables (PLAs por sus siglas en ingles
Tema 5
Contenido ... fueron los primeros PLDs introducidos al mercado
PLD
PLA
PAL ... pueden implementar cualquier funcion expresada como
GAL
CPLD producto de sumas
FPGA ... son eficientes en cuanto al area que ocupan

Tema 5 Fundamentos de PLDs page 4

 Tecnologa basica de dispositivos logicos programables.
Los arreglos logicos programables (PLAs por sus siglas en ingles
Tema 5
Contenido ... fueron los primeros PLDs introducidos al mercado
PLD
PLA
PAL ... pueden implementar cualquier funcion expresada como
GAL
CPLD producto de sumas
FPGA ... son eficientes en cuanto al area que ocupan

Tema 5 Fundamentos de PLDs page 4

 Tecnologa basica de dispositivos logicos programables.
La matriz logica programable (PAL por sus siglas en ingles)
Tema 5
Contenido ... fue introducida en 1978 por la empresa Monolithic Memories
PLD
PLA
PAL
... remplaza los fusibles en el plano OR por ser dificiles de fabricar
GAL correctamente y reducir la velocidad de respuesta
CPLD ... compenza la reduccion en flexibilidad con su fabricacion en
FPGA
distintos tamanos
... puede ofrecer caractersticas adicionales mediante las
macroceldas (figura del lado derecho)

Tema 5 Fundamentos de PLDs page 5

 Tecnologa basica de dispositivos logicos programables.
La matriz logica programable (PAL por sus siglas en ingles)
Tema 5
Contenido ... fue introducida en 1978 por la empresa Monolithic Memories
PLD
PLA
PAL
... remplaza los fusibles en el plano OR por ser dificiles de fabricar
GAL correctamente y reducir la velocidad de respuesta
CPLD ... compenza la reduccion en flexibilidad con su fabricacion en
FPGA
distintos tamanos
... puede ofrecer caractersticas adicionales mediante las
macroceldas (figura del lado derecho)

Tema 5 Fundamentos de PLDs page 5

 Tecnologa basica de dispositivos logicos programables.
La matriz logica programable (PAL por sus siglas en ingles)
Tema 5
Contenido ... fue introducida en 1978 por la empresa Monolithic Memories
PLD
PLA
PAL
... remplaza los fusibles en el plano OR por ser dificiles de fabricar
GAL correctamente y reducir la velocidad de respuesta
CPLD ... compenza la reduccion en flexibilidad con su fabricacion en
FPGA
distintos tamanos
... puede ofrecer caractersticas adicionales mediante las
macroceldas (figura del lado derecho)

Tema 5 Fundamentos de PLDs page 5

 Tecnologa basica de dispositivos logicos programables.
La matriz logica programable (PAL por sus siglas en ingles)
Tema 5
Contenido ... fue introducida en 1978 por la empresa Monolithic Memories
PLD
PLA
PAL
... remplaza los fusibles en el plano OR por ser dificiles de fabricar
GAL correctamente y reducir la velocidad de respuesta
CPLD ... compenza la reduccion en flexibilidad con su fabricacion en
FPGA
distintos tamanos
... puede ofrecer caractersticas adicionales mediante las
macroceldas (figura del lado derecho)

Tema 5 Fundamentos de PLDs page 5

 Tecnologa basica de dispositivos logicos programables.
Los arreglos logicos genericos (GALs por sus siglas en ingles)
Tema 5
Contenido ... tienen las mismas propiedades que los PALs pero pueden ser
PLD borrados y reprogramados
PLA
PAL
... utilizan fusibles reprogramables implementados con tecnologa
GAL EECMOS (electrically erasable complementary
CPLD metal-oxide-semiconductor)
FPGA

Tema 5 Fundamentos de PLDs page 6

 Tecnologa basica de dispositivos logicos programables.
Los arreglos logicos genericos (GALs por sus siglas en ingles)
Tema 5
Contenido ... tienen las mismas propiedades que los PALs pero pueden ser
PLD borrados y reprogramados
PLA
PAL
... utilizan fusibles reprogramables implementados con tecnologa
GAL EECMOS (electrically erasable complementary
CPLD metal-oxide-semiconductor)
FPGA

Tema 5 Fundamentos de PLDs page 6

 Tecnologa basica de dispositivos logicos programables.
Los dispositivos logicos programables complejos (CPLDs por sus siglas en ingles)
Tema 5 ... contienen varios bloques logicos que se pueden conectar mediante fusibles
Contenido
programables
PLD
... tambien incluyen macroceldas a las salidas del plano OR con buffers
PLA
PAL
tri-estado que permiten que cada patilla se configure como entrada o salida
GAL ... desperdician macroceldas cuando la patilla es usada como entrada
CPLD ... son programados con metodos ISP (del ingles In-system programming)
FPGA

Tema 5 Fundamentos de PLDs page 7

 Tecnologa basica de dispositivos logicos programables.
Los dispositivos logicos programables complejos (CPLDs por sus siglas en ingles)
Tema 5 ... contienen varios bloques logicos que se pueden conectar mediante fusibles
Contenido
programables
PLD
... tambien incluyen macroceldas a las salidas del plano OR con buffers
PLA
PAL
tri-estado que permiten que cada patilla se configure como entrada o salida
GAL ... desperdician macroceldas cuando la patilla es usada como entrada
CPLD ... son programados con metodos ISP (del ingles In-system programming)
FPGA

Tema 5 Fundamentos de PLDs page 7

 Tecnologa basica de dispositivos logicos programables.
Los dispositivos logicos programables complejos (CPLDs por sus siglas en ingles)
Tema 5 ... contienen varios bloques logicos que se pueden conectar mediante fusibles
Contenido
programables
PLD
... tambien incluyen macroceldas a las salidas del plano OR con buffers
PLA
PAL
tri-estado que permiten que cada patilla se configure como entrada o salida
GAL ... desperdician macroceldas cuando la patilla es usada como entrada
CPLD ... son programados con metodos ISP (del ingles In-system programming)
FPGA

Tema 5 Fundamentos de PLDs page 7

 Tecnologa basica de dispositivos logicos programables.
Los dispositivos logicos programables complejos (CPLDs por sus siglas en ingles)
Tema 5 ... contienen varios bloques logicos que se pueden conectar mediante fusibles
Contenido
programables
PLD
... tambien incluyen macroceldas a las salidas del plano OR con buffers
PLA
PAL
tri-estado que permiten que cada patilla se configure como entrada o salida
GAL ... desperdician macroceldas cuando la patilla es usada como entrada
CPLD ... son programados con metodos ISP (del ingles In-system programming)
FPGA

Tema 5 Fundamentos de PLDs page 7

 Tecnologa basica de dispositivos logicos programables.
Los arreglos de compuertas programables in-situ (FPGAs por sus siglas
Tema 5 en ingles)
Contenido
PLD ... tienen una densidad mayor que los CPLDs (>> 10, 000
PLA
PAL
compuertas)
GAL ... no contienen compuertas, sino bloques logicos que son
CPLD interconectados mediante fusibles reconfigurables
FPGA
... manejan, en su mayora, LUTs (del ingles Look-Up Tables) como
bloque logico, los cuales vienen en varios tamanos y son capaces de
implementar funciones logicas.

Tema 5 Fundamentos de PLDs page 8

 Tecnologa basica de dispositivos logicos programables.
Los arreglos de compuertas programables in-situ (FPGAs por sus siglas
Tema 5 en ingles)
Contenido
PLD ... tienen una densidad mayor que los CPLDs (>> 10, 000
PLA
PAL
compuertas)
GAL ... no contienen compuertas, sino bloques logicos que son
CPLD interconectados mediante fusibles reconfigurables
FPGA
... manejan, en su mayora, LUTs (del ingles Look-Up Tables) como
bloque logico, los cuales vienen en varios tamanos y son capaces de
implementar funciones logicas.

Tema 5 Fundamentos de PLDs page 8

 Tecnologa basica de dispositivos logicos programables.
Los arreglos de compuertas programables in-situ (FPGAs por sus siglas
Tema 5 en ingles)
Contenido
PLD ... tienen una densidad mayor que los CPLDs (>> 10, 000
PLA
PAL
compuertas)
GAL ... no contienen compuertas, sino bloques logicos que son
CPLD interconectados mediante fusibles reconfigurables
FPGA
... manejan, en su mayora, LUTs (del ingles Look-Up Tables) como
bloque logico, los cuales vienen en varios tamanos y son capaces de
implementar funciones logicas.

Tema 5 Fundamentos de PLDs page 8

 Tecnologa basica de dispositivos logicos programables.

Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA

Tema 5 Fundamentos de PLDs page 9