Tecnolgico Nacional de Mxico

Instituto Tecnolgico de Matamoros

Carrera: Ing. Electrnica

Diseo digital con VHDL

Unidad 1
Alumno: No. de control:
Joel Ivan Tern Ramrez.........15260152
Edgar Oziel Olvera Rivera...15260937
Santiago Pablo Alberto.15260144
Jess Alberto Medrano Ortiz...15260140

Display de siete segmentos con BASYS 2

Carrera: Ing. Electrnica

H. Matamoros, Tam 14 de septiembre de 2017

Objetivos:
Desarrollar un componente para mostrar dgitos en un visualizador de siete segmentos,
mismo que se mostraba en los cuatro visualizadores de la tarjeta Basys 2.

Introduccin:
Uno de los objetivos generales de la asignatura es llegar a conocer la metodologa de
diseo de sistemas digitales. Para completar la formacin en este tema es importante no
quedarnos exclusivamente en la parte ms terica sino que es necesario complementarla
con un conocimiento de implementacin real de dichos sistemas digitales. Los objetivos de
esta prctica son:
Familiarizarse con el lenguaje Verilog-HDL
Conocer el entorno de diseo sobre FPGA, en concreto el entorno de diseo de XILINX1
.
Conocer las herramientas de verificacin del diseo desarrollado.
Desarrollar el proceso de diseo y simulacin. Para ello se han elegido dos circuitos muy
simples, uno combinacional y otro secuencial. Concretamente un convertidor de cdigo y
un contador.

Materia y equipo:
1- Tarjeta de Basys 2
2- Software de XILINX ISE

Desarrollo
Conclusin
En este documento se plantea:
La codificacin de 37 smbolos, es decir, asignacin de caracteres a determinado
nmero binario.
La decodificacin de ese valor numrico hacia un visualizador de siete segmentos.
La descripcin de hardware que crea un componente digital dedicado al
visualizador.
La implementacin del sistema en la tarjeta Basys2