CPUcache

Origem:Wikipdia,aenciclopdialivre.

CPUCacheumamemoriadeacessorpido.usadapelaUnidadecentraldeprocessamento(CPU)
comoobjetivodereduzirotempomdiodeacessoaosdadosarmazenadonamemoria.Acacheuma
memoriadepoucoespao,poremmuitomaisrpidaearmazenaasinformaesquesousadascom
maisfrequnciapelaCPU.

QuandoaCPUprecisabuscarumainformaonamemoria,elabuscaprimeiropelacache.Seno
encontrado,buscasenamemoriaPrincipal,entodevolveainformaoparaaCPUearmazenaesta
informaonacache.

Comosavanostecnolgicos,vriostiposdecacheforamdesenvolvidos.Atualmentehcacheem
processadores,discosrgidos,sistemas,servidores,nasplacasme,clustersdebancosdedados,entre
outros.Qualquerdispositivoquerequeiradousurioumasolicitao/requisioaalgumoutrorecurso,
sejaderedeoulocal,internoouexternoaessarede,poderequereroupossuirdefbricaorecursode
cache.

Porsermaiscaro,orecursomaisrpidonopodeserusadoparaarmazenartodasasinformaes.Sendo
assim,usaseocacheparaarmazenarapenasasinformaesmaisfrequentementeusadas.Nasunidades
dediscotambmconhecidascomodiscorgidoouHardDrive(HD),tambmexistemchipsdecache
nasplacaseletrnicasqueosacompanham.

ndice
1Comofunciona/CACHEHIT/CACHEMISS
2Princpiodalocalidadedereferncia
2.1LocalidadeTemporal
2.2LocalidadeEspacial
3Tiposdememriacache
3.1mapeamentodireto
3.2totalmenteassociativa
3.3Associativaporconjunto(NWay)
3.4Algoritmosdesubstituiodedados
4ModelosDeCache
4.1CachedeVtimas
4.2StreamBuffer
5Cacheemnveis
6CachesUnificadas/CachesSeparadas
7Cachesinclusivoseexclusivos
8PolticadeEscrita
8.1WriteBackCache
8.2WriteThroughCache
8.3WriteAllocate
8.4NoWriteAllocate
9Referencias
Comofunciona/CACHEHIT/CACHEMISS
DiagramadeumamemriadecachedaCPU.

Umcacheumblocodememriaparaoarmazenamentotemporriodedadosquepossuemumagrande
probabilidadedeseremutilizadosnovamente.

Umadefiniomaissimplesdecachepoderiaser:umareadearmazenamentotemporriaondeos
dadosfrequentementeacedidossoarmazenadosparaacessorpido.

QuandoaCPUnecessitadeumcontedoqueestaarmazenadonamemoria,oprimeirolugaraprocurar
estainformaonamemoriacache.Seocontedoestnacache,ocorreoacertonacache,chamadode
CACHEHIT(quandoocontedorequisitadopeloCPUencontradonacache),fazendoainformao
voltapraCPU.Seocontedonoestnacache,ocorreerrodecache,chamadodeCACHE
MISS(quandoocontedorequisitadopelaCPUnoestapresentenacache),oquelevaaCPUabuscar
essainformaonamemoriaprincipal.Comoprovavelmenteessainformaoserrequisitadanovamente
(localidadetemporal)odadoquefoibuscadonaRAMcopiadonocache.

Seocachepossuircapacidadedearmazenamentolimitada(algocomumdeacontecerdevidoaoseu
custo),enohouvermaisespaoparaarmazenaronovodado,algumoutroelementodeveserretirado
delaparaqueliberteespaoparaonovoelemento.Aforma(heurstica)utilizadaparaseleccionaro
elementoaserretiradoconhecidacomopolticadetroca(replacementpolicy).Umapolticadetroca
muitopopularaLRU(leastrecentlyused),quesignificaalgocomoelementorecentementemenos
usado.

Quandoumdadoescritonocache,eledevesergravadonolocaldearmazenamentoemalgum
momento.Omomentodaescritacontroladopelapolticadeescrita(writepolicy).Existemdiferentes
polticas.Apolticadewritethrough(algocomoescritaatravs)funcionadaseguinteforma:acada
vezqueumelementocolocadonocache,eletambmgravadonolocaldearmazenamentooriginal.
Alternativamente,podeserutilizadaapolticadewriteback(escreverdevolta),ondeasescritasnoso
directamenteespelhadasnoarmazenamento.Aoinvs,omecanismodecacheidentificaquaisdeseus
elementosforamsobrepostos(marcadoscomosujos)esomenteessasposiessocolocadasdevolta
noslocaisdearmazenamentoquandooelementoforretiradodocache.Poressarazo,quandoocorre
umcachemiss(errodeacessoaocachepelofatodeumelementonoexistirnele)emumcachecoma
polticawriteback,sonecessriosdoisacessosmemria:umpararecuperarodadonecessrioeoutro
paragravarodadoquefoimodificadonocache.

Omecanismodewritebackpodeseraccionadoporoutraspolticastambm.Oclientepodeprimeiro
realizardiversasmudanasnosdadosdocacheedepoissolicitaraocacheparagravarosdadosno
dispositivodeumanicavez.

Osdadosdisponveisnoslocaisdearmazenamentooriginalpodemsermodificadosporoutrasentidades
diferentes,almdoprpriocache.Nessecaso,acpiaexistentenocachepodesetornarinvlida.Da
mesmaforma,quandoumclienteatualizaosdadosnocache,ascpiasdodadoqueestejampresentes
emoutroscachessetornaroinvlidas.Protocolosdecomunicaoentregerentesdecacheso
responsveispormanterosdadosconsistentesesoconhecidosporprotocolosdecoerncia.

Princpiodalocalidadedereferncia
Podemosdefinirresumidamentelocalidadedereferenciacomoomtodoemqueosdadosso
escritos/levadosateamemoriacacheconsequentementeataCPU.Existemdoistiposdelocalidadede
Referencia:1

LocalidadeTemporal

Oprocessador,aolongodesuaexecuopoderrequisitarumainformaoquenoestejanacache.Isso
fazcomqueestinformaosejabuscadanaMemoriaPrincipal.Comoahumagrandeprobabilidade
deessainformaoserexecutadanovamenteemumtempoprximo,elaguardada(umacpia)na
memoriacache.DestamaneiraessainformaonoprecisarmaisserbuscadanaMPporumtempo.1

LocalidadeEspacial

QuandoumainformaobuscadanaMP,alocalidadetemporalfazcomqueestainformaoseja
copiadaparaacache,porm,tambmhaverumagrandepossibilidadedesuasinformaesvizinhas
seremrequisitadasemumfuturoprximo.Destemodo,juntocomainformaorequisitada,osvizinhos
tambmserocopiadosparaacache.1Asduaslocalidadestemporaleespacialocorremjuntasquandoa
informaorequisitadadaMP.

Tiposdememriacache
mapeamentodireto

Nomapeamentodireto,cadablocodamemriaprincipalmapeadoparaumalinhadocache,cadalinha
dacachepossui3campos,ndice(oulinha),tageoendereodapalavra.Otagusadoparaparavalidar
sealinhaprocuradaamesmaqueestanacache.Ondiceservecomoumendereodacache,apontado
aondepodeestaralinhaprocurada.Oendereodapalavrasoosbitsmenossignificativosque
identificamumapalavradentrodeumblocodamemoriaPrincipal.Noiniciodomapeamento,cadabloco
damemoriaprincipaltemsualinhaexclusivamapeadanacache.Estemapeamentofacilmente
implementado.TudocomeacomoendereodaMemoriaPrincipal.Atravsdesteendereo,parao
acessoacache,deveseidentificarostrscamposcitadosacima.ParaacharoEnd.dapalavra,
necessriofazerumasimplescontadelogaritmo,tendoembaseaquantidadedebytesporlinhada
cache.LOG2Nrbytes.Paraacharondice,develevaremcontaonumerodelinhasquepossuiacache,
fazendoomesmocalculodelogaritmo:LOG2NrLinhasOrestanteserdesignadoatag.2

tag Indice endereo

Suponhamos,emumexemploqueoendereodalinhasejade32bits,eacachepossui1024linhascom
64Bytescadalinha.Log264=6bitsparaEnd.Log21024=10bitsparandice.32(10+6)=16bitspara
tag.

Naoperaodeleitura,aCPUenviaumendereode32bitsparaocircuitodecontroledacachequej
identificaoscamposparacomearapesquisanaslinhas.Inicialmentecomeandopeloindice,ondea
buscaocorreparatentaracharalinhadesejada.Aps,oprximopassocompararosvaloresdatagdo
endereocomovalordatagdalinha.Seforemiguais,emseguida,apalavraqueestanalinha(6ultimos
bits)transferidapraCPU.3Casoosvaloresdastagsnoforemiguais,issosignificaquealinha
desejadapelaCPUnoestanacache,portantobuscadanaMPetransferidaparaamesmalinha,
substituindoa....
totalmenteassociativa

Nomapeamenteodireto,cadalinhadamemoriaprincipaltinhaumlugarexclusivonamemoriacache.Ja
Nomapeamentoassociativono,aqui,cadalinhadaMPpodesercarregadaemqualquerlugardacache.
Nestemodohaverapenasdoiscampos.Atageoend.dapalavra.Estesdoiscampostmasmesmas
funesdosdoiscamposdomapeamentodireto.Poremocampotagterumaquantidadedebitsmaior.
Nomapeamentoassociativo,paraverificarsealinhaestanacache,comparadoatagdecadalinhana
cachecomatagdoendereoapresentadopelaCPU.Seachou,entoosbytesdapalavrasotransferidos
paraaCPU,casocontrario,buscaseoendereonaMPeguardanacache.3

Associativaporconjunto(NWay)

Estetipodemapeamentointercalaasvantagensdosoutrosdoismapeamentoscitadosacima,acabando
comacomparaoexaustivadoscampostag(causadonomapeamentototalmenteassociativo)eo
problemadeconflitodeendereosporumamesmalinhanacache(causadonomapeamentodireto).
Nestecaso,acachenadamaisdoqueumaseriedeconjuntos,constitudosporumaseriedelinhasem
cadaconjunto.AsiglaNWaysignificaquantosconjuntostemacache,ondeNaquantidadede
conjuntos.

Cadalinhadamemoriaprincipalpodeserarmazenadaemqualquerlinhadeumconjuntoespecifico.O
conjuntodeterminadopeloendereo,quedivididoem3campos:TAG,NrdoconjuntoeoEndda
palavra.Dadoumendereoacacheparaleitura,elaseparaosendereonessestrscampos.Oprimeiro
campoaseranalisadooNrdoconjunto,quedefineemqualconjuntoalinhavaiserpesquisada.Apos,
ocampoTAGcomparadocomtodasaslinhasdesteconjuntoparaacharalinhadesejada.

Algoritmosdesubstituiodedados

Aipodemosseperguntar.Masequandoacacheencher?aquiqueentraopapeldosalgoritmosde
substituio.Elestemafunodedefinirquaislinhascominformaesatualmentearmazenadasvoser
retiradasparadarlugaraumanovaslinhascominformaes.

Algunsalgoritmossaocitadosabaixo:

LRUleastrecentlyused:Estealgoritmoescolheescolhealinhaqueestaamaistemposemusopela
CPUesubstituipelanovalinha.

FIFOFirstInput,firstoutput:FIFOseresumeaumafilaqualquer.Umexemplopraticoseriaumafila
debanco,oprimeiroaentrarseraoprimeiroaseratendido.Nocasodacache,alinhaqueamaistempos
estaarmazenadanacacheserasubstituda,independentementeseaCPUestiverusandoouno.

LFUleastfrequentlyused:Oalgoritmoescolhealinhadeacordocomasuareferencia,ouseja,alinha
quetivermenosacessosporpartedaCPUvaiseraescolhidaparasubstituio.

ModelosDeCache
EstesmodelosconsideramumahierarquiadememoriaquepossuacachededadosL1commapeamento
direto.4

CachedeVtimas
AcachevtimaouCVumapequenacache,localizadaentreaL1eosnveisinferioresdacache,usado
paraarmazenarblocos/linhasqueforam"expulsos"dacacheprincipalduranteasubstituio.Ocachede
vtimageralmentetotalmenteassociativoedestinaseareduzironmerodeerrosdeconflito.Na
verdade,apenasumapequenafraodosacessosmemriadoprogramaexigemaltaassociatividade.O
cachedevtimaexploraessapropriedadefornecendoaltaassociatividadeparaapenasessesacessos.A
politicadetrocadeblocosnaCVLRU.FoiintroduzidaporNormanJouppinadcadade90.5

StreamBuffer

StreamBuffer(SB)umasimplesestruturadentrodacache,quefazbuscasparaacache
antecipadamente.Estaestruturareduzonumerodefaltascompulsrias.Estafaltaocorrequandoum
blocofoipelaprimeiravezreferenciadopelaCPU.Issoporquequandoocorreestafalta,oSBpegao
endereodestareferenciaebuscaosblocossubsequentesearmazenaemumafila,enquantoafilano
encher,abuscacontinua.EmumarequisiodaCPU,areferenciarequisitadabuscadatantonacache
comonaSB.CasoocorraumacertonafiladaSB,obloco/linhaentreguepraCPUearmazenadona
cache.Seocorrerumafaltanafilaenacachetambm,osblocosqueestonafilaso"expulsos"eo
processodebuscaretornaapartirdoendereodareferenciaqueocorreuafalta.6

Cacheemnveis
Comaevoluonavelocidadedosdispositivos,emparticularnosprocessadores,ocachefoidividido
emnveis,jqueademandadevelocidadeamemriatograndequesonecessrioscachesgrandes
comvelocidadesaltssimasdetransfernciaebaixaslatncias.Sendomuitodifcilecaroconstruir
memriascachescomessascaractersticas,elassoconstrudasemnveisquesediferemnarelao
tamanhoXdesempenho.

CacheL1

Umapequenaporodememriaesttica.ElapodeestardentrodochipdaCPUouforadele,existeum
ganhodevelocidademaisdesejvelcomacachedentrodochip,poisacomunicaoocorremelhor
dentrodochipdoqueentrechips,oquevemfazendo,atualmente,oschipsconteremessapequenaparte
dacache(L1)dentrodochip.Masnoterminaporai,paraintercalaressasduaspartes(dentroefora),ela
foidivididaem2nveis:apartedentrodochip(L1)eapartedeforadochip(L2).7

Emalgunstiposdeprocessador,comooPentium2,oL1divididoemdoisnveis:dadoseinstrues
(que"dizem"oquefazercomosdados).OprimeiroprocessadordaIntelaterocacheL1foioi486com
8KB.Geralmentetementre16KBe128KBhojejencontramosprocessadorescomat16MBde
cache.

CacheL2

PossuindooCacheL1umtamanhoreduzidoenoapresentandoumasoluoideal,foidesenvolvidoo
cacheL2,quecontmmuitomaismemriaqueocacheL1.Elamaisumcaminhoparaquea
informaorequisitadanotenhaqueserprocuradanalentamemriaprincipal.Algunsprocessadores
colocamessecacheforadoprocessador,porquesteseconmicas,poisumcachegrandeimplicanum
custogrande,mashexcees,comonoPentiumII,porexemplo,cujascachesL1eL2estonomesmo
cartuchoqueestoprocessador.AmemriacacheL2,sobretudo,umdoselementosessenciaispara
umbomrendimentodoprocessadormesmoquetenhaumclockbaixo.Umexemploprticoocasodo
IntelItanium9152M(paraservidores)quetemapenas1.6GHzdeclockinternoeganhadelongedo
atualIntelExtreme,pelofatodepossuirumamemriacachede24MB.Quantomaisaltooclockdo
processador,maisesteaqueceemaisinstvelsetorna.OsprocessadoresIntelCelerontemumfraco
desempenhoporpossuirmenosmemriacacheL2.UmPentiumM730de1.6GHzdeclockinterno,
533MHzFSBe2MBdecacheL2,temrendimentosemelhanteaumIntelPentium42.4GHz,aquece
muitomenosetornasemuitomaisestvelebemmaisrentveldoqueoIntelCeleronM440de1.86
GHzdeclockinterno,533MHzFSBe1MBdecacheL2.

CacheL3

Terceironveldecachedememria.InicialmenteutilizadopeloAMDK6III(porapresentarocacheL2
integradoaoseuncleo)utilizavaocacheexternopresentenaplacamecomoumamemriadecache
adicional.Aindaumtipodecacherarodevidoacomplexidadedosprocessadoresatuais,comsuas
reaschegandoamilhesdetransstorespormicrmetrosounanmetrosderea.Elasermuitotil,
possvelanecessidadefuturadenveisaindamaiselevadosdecache,comoL4eassimpordiante.

CachesUnificadas/CachesSeparadas
QuandoonivelL1dacachecomeouaaparecerdentrodochipdaCPU,apenasumacacheinteiraera
usadaparaarmazenardadoseinstrues,poremtornousecomumsepararacacheemduaspartes,1
dedicadaaarmazenardadoseaoutradedicadaainstrues.Assim,quandooprocessadorbuscaum
dado,elebuscanacachededados,equandobuscaumainstruo,elebuscanacachedeinstruo.

Ateumcertotamanho,avantagemficacomacacheunificada,poisacachetendeaequilibrarasbuscas
porinstruesdados,ouseja,seoprocessadortendeabuscarmaisinstrues,acachevaiarmazenar
maisinstrues.Amesmacoisaaconteceseoprocessadorbuscamaisdados.Alemdisso,somenteuma
cacheprecisaserprojetadaeimplementada.

Masofuturotendeacontinuarcomacacheseparada,principalmenteemcomputadoressuperescalares
porex.oPowerPC.Poisessesprocessadoresescalares,executaminstruesparalelasefazemapr
buscadeinstruesfuturasprevistas.Nacacheseparadaoprocessadorbuscaantecipadamenteas
instrueseguardaemumbuffercominstruesaseremarmazenadas.Acacheseparadaaindanao
precisadepoliticasdeescrita,etembarramentosindependentes,ondecadacacheseligaaoCPU.8

Cachesinclusivoseexclusivos
CachesMultilevelintroduzemnovosaspectosnasuaimplementao.Porexemplo,emalguns
processadores,todososdadosnocacheL1devemtambmestaremalgumlugarnocacheL2.Estes
cachessoestritamentechamadosdeinclusivos.Outrosprocessadores(comooAMDAthlon)tm
cachesexclusivososdadospodemestarnocacheL1ouL2,nuncaemambos.Aindaoutros
processadores(comooPentiumII,III,e4deIntel),norequeremqueosdadosnocacheL1residam
tambmnocacheL2,emborapossamfrequentementefazlo.Nohnenhumnomeuniversalaceitado
paraestapolticaintermediria,emboraotermoinclusivosejausado.

Avantagemdecachesexclusivosquesocapazesdearmazenaremmaisdados.Estavantagemmaior
quandoocacheL1exclusivodetamanhoprximoaocacheL2,ediminuiseocacheL2formuitas
vezesmaiordoqueocacheL1.QuandooL1falhaeoL2acertaacesso,alinhacorretadocacheL2
trocadacomumalinhanoL1.Estatrocaumproblema,umavezqueaquantidadedetempoparatal
trocaserrealizadarelativamentealta.
Umadasvantagensdecachesestritamenteinclusivosquequandoosdispositivosexternosououtros
processadoresemumsistemamultiprocessadodesejamremoverumalinhadocachedoprocessador,
necessitamsomentemandaroprocessadorverificarocacheL2.Nashierarquiasdecacheexclusiva,o
cacheL1deveserverificadotambm.

Umaoutravantagemdecachesinclusivosqueumcachemaiorpodeusarlinhasmaioresdocache,que
reduzotamanhodasTagsdocacheL2.(Oscachesexclusivosrequeremambososcachestereslinhasdo
mesmotamanho,demodoqueaslinhasdocachepossamsertrocadasemumafalhanoL1eumacerto
noL2).

Tcnicasdeescritadedadosdocache

PolticadeEscrita
QuandoaCPunecessitafazerumaoperaodeescritanaMemoria,estaocorrediretamentenacache.
Mascomoacachenoumamemoriaprincipal,emalgummomentoaMPprecisaseratualizada,para
manteraintegridade.Issodeveacontecerpoisquandoumalinhavaisersubstitudanacache,antesde
issoacontecer,precisoverificarseessalinhanofoialteradanacacheetambmnofoialteradana
MP.Casoelatenhasidoalteradaemalgumdosdoiscasos,istosignificaquealinhadacacheesta
diferentedalinhadaMP.Istonopodeacontecer,poisaMPprecisaestartomantidacorretamente
quantoacache.9

Hojesoencontradasalgumaspoliticasdeescritasqueresolvemesteproblema,cadaumacomsuas
vantagensedesvantagens.

WriteBackCache

UsandoestatcnicaaCPUescrevedadosdiretamentenocache,cabendoaosistemaaescritaposterior
dainformaonamemriaprincipal.Comoresultado,oCPUficalivremaisrapidamenteparaexecutar
outrasoperaes.Emcontrapartida,alatnciadocontroladorpodeinduzirproblemasdeconsistnciade
dadosnamemriaprincipal,emsistemasmultiprocessadoscommemriacompartilhada.Esses
problemassotratadosporprotocolosdeconsistnciadocache.

Exemplo:

Aescritadeumendereofeitainicialmentenumalinhadocache,esomentenocache.Quandomais
tardealgumnovoendereoprecisardestalinhadocache,estandoestajocupada,entooendereo
inicialguardadonamemoriaeonovoendereoocupalheolugarnarespectivalinhadocache.

Parareduzirafrequnciadeescritadeblocosdeendereosnamemriaaquandodasubstituiousado
um"dirtybit",esteumbitdeestado(atualizao),ouseja,quandooendereoinstanciado
inicialmentenumalinhadocache,estandoessalinhavazia,ovalorinicialimplicitamente'0',quandoo
blocodoendereomodificado(quandoocorreumasubstituio)ovalorinicialpassaa'1'edizseque
oblocodoendereoest"dirty".910

Vantagens

aescritaocorrevelocidadedocache
escritasmltiplasdeumendereorequeremapenasumaescritanamemria

consomemenoslarguradebanda.

Desvantagens

difcildeimplementar

nemsempreexisteconsistnciaentreosdadosexistentesnocacheenamemria

leiturasdeblocosdeendereosnocachepodemresultaremescritasdeblocosdeendereos"dirty"na
memria.

WriteThroughCache

atcnicamaissimplesusada.AsoperaesdeescritasofeitastantonaMemoriaPrincipalcomona
cache,garantindoqueamemoriaprincipalestejasemprevalida.Estetipodepoliticaprovidenciapior
desempenhodoqueWriteBackCache,poiselageraumgrandetrafegonamemoriaprincipal,podendo
formargargalos,masmaissimplesdeimplementaretemavantagemdaconsistnciainterna,porqueo
cachenuncaestdessincronizadacomamemriacomoacontececomatcnicaWriteBackCache.910

Vantagens

fcildeimplementar

um"cachemiss"nuncaresultaemescritasnamemria

amemriatemsempreainformaomaisrecente.

Desvantagens

aescritalenta

cadaescritanecessitadeumacessomemria

consequentementeusamaislarguradebandadamemria

altousodobarramentodamemoria.

Tcnicasde"WriteMiss":

WriteAllocate

Oblocodeendereocarregadonaocorrnciaseguindoseumaacode"writehit".O"Write
Allocate"usadocomfrequnciaemcachesde"WriteBack".

NoWriteAllocate

Oblocodeendereodiretamentemodificadonamemria,nocarregadonocache.O"NoWrite
Allocate"usadofrequentementeemcachesde"WriteThrough".
Referencias
1. abcMONTEIRO,M.MEMRIACACHE:ConceitodeLocalidade.In:______(Org).
INTRODUOORGANIZAODECOMPUTADORES.RiodeJaneiro:LTCLivrosTcnicos
eCientficosEditoraS.A,1996.p.112114..[S.l.:s.n.].
2. STALLING,W.MEMRIACACHE:Elementosdoprojetodamemoriacache.In:______(Org).
ARQUITETURAEORGANIZAODECOMPUTADORES.SoPaulo:PearsonPracticeHall,
2010.p.98113..[S.l.:s.n.].
3. abMONTEIRO,M.MEMRIACACHE:MapeamentodeDadosMP/Cache.In:______(Org).
INTRODUOORGANIZAODECOMPUTADORES.RiodeJaneiro:LTCLivrosTcnicos
eCientficosEditoraS.A,1996.p.116121..[S.l.:s.n.].
4. SOUZAR.(2009).[http://www.inf.ufpr.br/roberto/tgRichard.pdfAvaliaodeCaches
EspecializadasparaSistemasEmbarcados].Visitadoem2014/11/29.
5. N.P.Jouppi."Improvingdirectmappedcacheperformancebytheadditionofasmallfully
associativecacheandprefetchbuffers."17thAnnualInternationalSymposiumonComputer
Architecture,1990.Proceedings.,doi:10.1109/ISCA.1990.134547
(http://dx.doi.org/10.1109%2FISCA.1990.134547)
6. SOUZAR.(2009).[http://www.inf.ufpr.br/roberto/tgRichard.pdfAvaliaodeCaches
EspecializadasparaSistemasEmbarcados].Visitadoem2014/11/29.
7. STALLING,W.MEMRIACACHE:Elementosdoprojetodamemoriacache.In:______(Org).
ARQUITETURAEORGANIZAODECOMPUTADORES.SoPaulo:PearsonPracticeHall,
2010.p.98113..[S.l.:s.n.].
8. STALLING,W.MEMRIACACHE:Elementosdoprojetodamemoriacache.In:______(Org).
ARQUITETURAEORGANIZAODECOMPUTADORES.SoPaulo:PearsonPracticeHall,
2010.p.98113..[S.l.:s.n.].
9. abcMONTEIRO,M.MEMRIACACHE:ElementosdeprojetodeumaMemoria
Cache:PoliticadeEscritapelaMemoriaCacheMP/Cache.In:______(Org).INTRODUO
ORGANIZAODECOMPUTADORES.RiodeJaneiro:LTCLivrosTcnicoseCientficos
EditoraS.A,1996.p.122123..[S.l.:s.n.].
10. abSTALLING,W.MEMRIACACHE:Elementosdoprojetodamemoriacache.In:______
(Org).ARQUITETURAEORGANIZAODECOMPUTADORES.SoPaulo:PearsonPractice
Hall,2010.p.98113..[S.l.:s.n.].

Obtidade"http://pt.wikipedia.org/w/index.php?title=CPU_cache&oldid=40748284"

Categoria: Memriasdecomputador

Estapginafoimodificadapelaltimavez(s)16h13minde1dedezembrode2014.
EstetextodisponibilizadonostermosdalicenaCreativeCommonsAtribuioCompartilha
Igual3.0NoAdaptada(CCBYSA3.0)podeestarsujeitoacondiesadicionais.Paramais
detalhes,consulteasCondiesdeUso.