Sei sulla pagina 1di 18

Flip-flop

e
Registri
Flip-flop S-R (Set-Reset) o bistabile
(macchina asincrona)

R 1 Tabella verit NOR


0
1 Y1 A 0 1
B
R =1
0 1 0 A
S =0
0
1 0 0 B
Y2
S 1
Se un ingresso uguale ad 1
0

allora luscita vale 0


R 0 1 Se un ingresso uguale a 0
Y1
allora luscita uguale
al valore dellaltro
R =0 0
S =1
1 ingresso negato
Y2
S 0
1
Bistabile (cont.)
il termine bistabile nasce dal fatto che sono circuiti con due
stati stabili

R 0 0
1 Y1

R =0
S =0
0
Y2
S 0 1

R 0 1
Y1
R =0 0
S =0
1
Y2
S 0
0
Equazioni bistabile
Q S R Q
R
Q 0 0 0 0 SR
0 0 1 0 Q 00 01 11 10
0 1 0 1 0 0 0 x 1

Q 0 1 1 d.c.c. 1 1 0 x 1
S 1 0 0 1
1 0 1 0
Q = S+ RQ
1 1 0 1
1 1 1 d.c.c.

Q prossimo stato
Caratteristiche
La configurazione di ingresso S=R=1 non ammessa, poich se da
questa si passa a S=R=0 sono possibili due configurazioni per
luscita. La configurazione effettiva non cio prevedibile

R Q
SR Q
Hold 0 0 Q
Reset 0 1 0
Q Set 1 0 1
S
1 1 ?

Con S=R=0 il bistabile mantiene (hold) lo stato acquisito in precedenza (Q=Q)


Questa rete cio in grado di memorizzare una informazione elementare (bit)
Segnale di sincronizzazione
Un segnale di sincronizzazione una variabile binaria che viene
utilizzata per abilitare la commutazione di un flip-flop
(sincronizzato)
Labilitazione alla commutazione pu essere fatta:
allistante in cui avviene la commutazione della variabile da 0 ad 1
(fronte di salita);
Allistante in cui avviene la commutazione della variabile da 1 a 0 (fronte
di discesa)
Nel periodo in cui stabile ad 1 oppure a 0 (a livello)

Fronte di discesa
1

0
Fronte di salita

nella realt le transizioni 0->1 e 1->0 non sono istantanee


Segnale di sincronizzazione (cont.)

Alcune volte il segnale di abilitazione per la


commutazione pu avere un comportamento periodico
(periodo T), in questi casi viene chiamato anche clock (CK)
Spesso il segnale di abilitazione per la commutazione
viene identificato con CK anche se non ha un
comportamento periodico
Fronte di discesa
1

0
Fronte di salita
Periodo T
Flip-flop (bistabili) sincronizzati
Sono ottenuti dai bistabili asincroni aggiungendo un segnale di
controllo CK
Abilitazione sul livello (Level-triggered), chiamati Latch
Luscita pu cambiare durante tutto il periodo in cui CK=1 o 0.
Abilitazione sul fronte di salita (positive edge triggered)
Lingresso viene considerato solo quando CK varia da 0 ad 1 e lo stato
pu cambiare in corrispondenza di tale transizione
Abilitazione sul fronte di discesa (negative edge triggered)
Lingresso viene considerato solo quando CK varia da 1 a 0 e lo stato pu
cambiare in corrispondenza di tale transizione
Master-Slave
Lingresso viene considerato solo quando CK varia da 0 ad 1, mentre
luscita cambia in corrispondenza della transizione 1->0
Eventuali cambiamenti dellingresso dopo la transizione 0->1 sono
ignorati dal circuito
Esempio, Latch S-R

R
Q CK S R Q
CK
0 0 0 Q
0 0 1 Q
Q
0 1 0 Q
S
0 1 1 ?
1 0 0 Q
R Q 1 0 1 0
CK 1 1 0 1
S Q 1 1 1 ?

Quando CK=1 allora si ha il consenso alla transizione


Perch abilitare sui fronti?
Sia d il tempo in cui CK=1 e t il tempo di commutazione del FF
Si supponga che d>t
Luscita pu cambiare pi volte se lingresso varia e questo in alcuni
casi pu creare problemi

CK

R
S Q1 Q2

FF1 FF2 Q1
R t
Ritardo di propagazione

CK
Abilitazione sul fronte
Usando FF con abilitazione sul fronte (di salita o di discesa) si
campiona il valore delle altre variabili di ingresso in un
intervallo pi ristretto (teoricamente di ampiezza nulla).

CK

S Q1 Q2 S

R
R

Q1
CK
t
Ritardo di propagazione
Campionamento sul fronte di salita
Flip/flop D (delay)
latch
Un solo ingresso pi uno di abilitazione
Usato come unit elementare di memorizzazione
Presenta in uscita ci che presente in ingresso quando il
CK = 1, altrimenti presenta lultimo valore di D quando il
CK commuta da 1 a 0.
CK
D Q

Q CK
R Q D
CK

S
D Q
Master-Slave

. Lingresso viene campionato durante il fronte di salita, luscita


commuta in corrispondenza del fronte di discesa.

Master Slave
R R Q R Q

CK CK CK

S S Q S Q
Registri
Un registro un elemento di memoria
in grado di memorizzare un insieme di n bit
composto da un insieme di flip-flop
linformazione memorizzata in un registro prende il nome
di parola (se 8 bit si identifica anche come byte)

bit in ingresso

bit in uscita
Registri
Modalit di scrittura/lettura dei dati
Parallelo
Seriale
Operazioni sui dati:
Scorrimento a destra
Scorrimento a sinistra
Scorrimento circolare
Registro parallelo-parallelo

D0 D1 D2 D3

D Q D Q D Q D Q

Clock

Q0 Q1 Q2 Q3
Shift register

D D Q D Q D Q D Q Q

CLOCK
Registro circolare (n=4)
D0 D1 D2 D3

Write/Shift
Scrivi/Scorri
D Q D Q D Q D Q Q

Clock