Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
TRABAJO PREPARATORIO:
Realizado por:
Semestre 2017-B
1
ESCUELA POLITCNICA NACIONAL
LABORATORIO DE SISTEMAS ANLOGO DIGITALES
OBJETIVOS:
1. Enumere segn su criterio cuales son los posibles errores al reconstruir una seal en los
circuitos D/A.
Error de cuantificacin introducida por el proceso de cuantificacin y que resulta de igualar los
niveles de las muestras de amplitud continua a los niveles de cuantificacin ms prximos.
Estticos
Lineales
-Offset
Se mide en el 0
vOREAL-vOIDEAL
-Ganancia
Se mide en el fS
Se supone offset=0
2
No lineales
-Error integral no lineal (INL)
Mxima separacin entre la curva ideal y la real
Dinmicos
-Tiempo de establecimiento
Tiempo que tarda la salida en llegar a 0.5LSB del valor final al cambiar la entrada
3
El proceso es realizado por un conversor digital-analgico (CDA). Dicho proceso es justamente
el inverso al que realiza el conversor analgico-digital (CAD). Se parte de muestras en formato
digital (valores discretos), y stas se deben convertir en una seal analgica (valores
continuos).
El conversor D/A asocia a cada valor binario un nivel de tensin previamente establecido, y
genera muestras de tensin utilizando dichos niveles, aplicando un intervalo de tiempo
constante entre muestras.
Para ello, se debe unir cada muestra con la que le sucede. Dicha unin es necesaria para hacer
que la seal vuelva a ser continua en el tiempo. Existen muchas tcnicas que hacen esto
posible. La ms sencilla consiste en mantener el nivel de tensin de una muestra hasta que
llegue la muestra siguiente. Otras tcnicas ms complejas emplean la muestra actual y las
muestras anteriores para predecir la siguiente muestra.
Despus de este proceso, la seal an presenta cierto grado de distorsin. Por ello, se suele
aplicar un proceso de filtrado que suaviza la seal. Si la frecuencia de muestreo y la resolucin
han sido apropiadas, la seal resultante ser una buena reconstruccin de la seal original.
ADC4101
- ADC en CMOS digitales de 28nm
- 410 MS / s
- 11 bit
- SNDR pico de bajo ruido de 62.5 dB a 10 MS / s, SNDR de 59.8 dB a 410 MS / s, combinado
con una baja potencia de 2.1 mW a 0.9V de suministro
- RAS canalizado dinmicamente (Registro sucesivo de aproximacin) amplificador dinmico
de residuos
- Motor de calibracin en chip (con velocidad de reloj programable para compensar el
consumo de energa con la velocidad de convergencia de calibracin de fondo)
- SFDR (rango dinmico libre espreo) es 68 dB para 136 Mz muestreados a 260 MS / s
- Energa de 3.7 fJ por paso de conversin a 40 MS / s y baja frecuencia de entrada; energa
de 12.8 fJ por paso de conversin a 410 MS / sy a la frecuencia de Nyquist
- 0,11 mm ** 2 incluido el motor de calibracin en el chip
4
DAC4101
2 entradas digitales:
4. Disee con pulsadores, dip switch o interruptores representando 8 bits y la ayuda de un DAC
0808 y DAC 7424 o similar disee un sistema de conversin Digital Analgica, segn
corresponda: a. Martes: intensidad de audio (variacin de amplitud) b. Mircoles: intensidad
luminosidad c. Jueves: tonos de audio (variacin de frecuencia)
R1(1)
A
0
0
0
0
0
0
0
0
U1 C
R1 U2
5 14
7
1
A1 VREF+ D
6
7
A2
15
5k R3 3
A3 VREF-
8 6
A4 5k
9 4 2
A5 IOUT LS1
10
A6
11 16
A7 COMP
4
5
12 3
A8 VEE LM741
DAC0808
C1 SPEAKER
1uF R2
+88.8
5k Volts
C1(2)
BIBLIOGRAFIA: