Transistori MOS

Ing. Ivan Blunno

21 aprile 2005

1 Introduzione
In questa dispensa verranno presentati i transistor MOS (Metal Oxide Semicon-
ductor) di tipo N e P dal punto di vista del loro funzionamento elettrico, senza
analizzare i fenomeni di trasporto di carica che ne determinano il comportamen-
to. In particolar modo verranno discusse le equazioni e le curve caratteristiche
dei componenti MOS.

2 Il transistor NMOS
Il transistor NMOS ha il simbolo circuitale mostrato in figura 1. I tre morsetti
sono chiamati gate (G), source (S) e drain (D). Il funzionamento di base del
transistor NMOS puo essere riassunto dicendo che
La corrente che entra nel morsetto G e nulla (impedenza infinita).

La corrente che scorre tra i morsetti D e S (IDS ) dipende in modo NON

lineare dalle tensioni VGS e VDS .

I parametri fondamentali che definiscono un transistor NMOS sono:

La tensione di soglia VT n > 0.

G I DS VDS

VGS S

Figura 1: Transistor NMOS: simbolo circuitale

1
 Il guadagno n = n CLox W . In questa formula n rappresenta la mobilita
degli elettroni, Cox la capacita dello strato di ossido tra gate e substrato
e W e L rispettivamente la larghezza e la lunghezza del canale.
A seconda dei valori delle tensioni VDS e VGS possono essere individuate 4
zone di funzionamento del transistor.

Zona di interdizione: VGS < VT n , VDS

IDS = 0

Zona lineare: VGS > VT n , VDS VGS VT n

IDS = n (VGS VT n )VDS

Zona triodo: VGS > VT n , VDS < VGS VT n

h V2 i
IDS = n (VGS VT n )VDS DS
2

Zona di saturazione: VGS > VT n , VDS > VGS VT n

n
IDS = (VGS VT n )2
2

Il comportamento globale del transistor NMOS puo essere osservato nel gra-
fico di figura 2. Il grafico e parametrico secondo il valore di VGS VT n . Dalle
equazioni mostrate in precedenza si puo notare che il passaggio dalla zona trio-
do a quella di saturazione si ha quando VDS = VGS VT n . Sostituendo questa
uguaglianza nellequazione della zona triodo (o di quella della zona di satura-
zione) si ottiene che IDS = 2n VDS 2
. Questa relazione e un funzione parabolica
che rappresenta il luogo dei punti di passaggio dalla zona III alla zona IV. La
zona I rappresenta la zona di interdizione in cui la corrente IDS vale 0 (tutto
lasse VDS ). La zona II e la zona lineare. In questa zona il transistor si compor-
ta come una resistenza variabile di valore R = n (VGS1VT n ) . Infine in zona di
saturazione (zona IV) il transistor si comporta come un generatore di corrente
di valore I = n (VGS VT n )2 .

3 Il transistor PMOS
Il comportamento del transistor PMOS (il cui simbolo circuitale e rappresentato
in figura 3) puo essere derivato da quello del transistor NMOS fatte salve alcune
differenze che verranno di seguito evidenziate:

2
I DS

III IV
VGS - VTn = 4

VGS - VTn = 3
II
VGS - VTn = 2

VGS - VTn = 1

I VDS
Figura 2: Transistor NMOS: curve caratteristiche.

S
VGS

G I DS VDS

Figura 3: Transistor PMOS: simbolo circuitale

3
 VDD

I DS R
vo

vi
VDS
VGS

Figura 4: Inverter NMOS

La tensione di soglia VT p < 0. La condizione di conduzione sara pertanto

VGS < VT p la cui analogia con lequivalente relazione del NMOS puo essere
meglio rilevata considerando i valori in modulo: |VGS | > |VT p |
Le tensioni VGS , VDS e la corrente IDS sono tutte negative. Anche in
questo caso le equazioni che le contengono rimangono invariate rispetto
al caso del NMOS se invece del valore reale si considera il loro valore in
modulo.
p Cox W
Il guadagno sara p = L dove in questo caso p rappresenta la
mobilita delle lacune.
A puro titolo di esempio viene di seguito riportata lequazione della corrente
IDS che scorre in un PMOS in zona lineare (|VGS | > |VT n |):

|IDS | = p (|VGS | |VT p |)|VDS |

La corrente scorrera da S verso D.

4 Inverter NMOS
Allo scopo di meglio comprendere il funzionamento del transistor MOS e di pre-
sentarne un primo possibile utilizzo analizziamo il funzionamento dellinverter
NMOS rappresentato in figura 4. Il funzionamento di principio e il seguente:
per una tensione di ingresso vi = 0 il transistor sara interdetto e la corrente
IDS = 0. Non essendoci caduta sulla resistenza R la tensione di uscita vo ri-
sultera pari a VDD . Per una tensione di ingresso vi = VDD il transistor sara
in conduzione e la corente IDS comportera un abbassamento della tensione vo .

4
Il comportamento di questo circuito e proprio quello di un inverter in cui una
tensione bassa in ingresso comporta una tensione alta in uscita e viceversa.
Come esercizio proviamo a determinare quale deve essere il valore di R tale
da avere vo = VDD
2 per vi = VDD
2 nel caso che:

W = 2L , VT n = 0.7V , n Cox = 100A/V 2 , VDD = 5V

In queste condizioni
n Cox W
n = = 200A/V 2
L
Poiche deve essere vo = vi = VDD
2 e poiche vo = VDS e vi = VGS avremo
anche che VDS = VGS . Questa condizione identifica la zona di funzionamento
del NMOS che e quella di saturazione. La corrente che scorre in R sara pertanto
2
n VDD
IDS = VT n = 324A/V 2
2 2
vo = VDD IDS R
VDD
= VDD IDS R
2
VDD
R= = 7.72k
2IDS
Completiamo questo semplice esercizio determinando qual e il valore mini-
mo di vo che si puo ottenere. Tale valore si otterra per il massimo valore di
IDS . Allora applichiamo il massimo valore di tensione allingresso: vi = VDD .
In questo caso non possiamo sapere il quale zona stara lavorando il transistor.
In ogni caso, poiche VGS VT n = 5 0.7 = 4.3V e poiche ci aspettiamo che
VDS abbia un valore basso, sicuramente non saremo in zona di saturazione. In
ogni caso possiamo verificare numericamente che lassunzione di essere in zona
di saturazione sarebbe sbagliata:
n
IDS = (VDD VT n )2 = 1.85mA
2
vo = VDD IDS R = 5 14.27 = 9.27V

Ovviamente non puo essere vo < 0 e quindi e evidente che lassunzione

di trovarci in zona di saturazione e sbagliata. Analogamente si verifica (con
qualche calcolo in piu) che il transistor non puo essere neanche in zona triodo.
Allora il transistor si trova in linearita. E cos possibile calcolare la corrente IDS .

5
 vo

vi

Figura 5: Inverter NMOS: realizzazione circuitale

IDS = n (VGS VT n )VDS = n (VDD VT n )(VDD IDS R)

n (VDD VT n )VDD 4.3 103

IDS = = = 562A
n (VDD Vtn )R + 1 7.64
vo = VDD IDS R = 5 4.3 = 0.7V

In realta gli inverter NMOS vengono realizzati sostituendo alla resistenza di

pull-up un transistor PMOS come mostrato in figura 5.