CUESTIONARIO PREVIO

Un multiplexor es un circuito combinacional al que hayamos

seleccionado. Es decir que es un circuito que nos permite seleccionar
que datos pasan a travs de dicho componentes. Es la versin
Electrnica de un conmutador rotatorio o llave selectora.

Supongamos, que hay dos tuberas {canales de dato} por el que circulan
distinto fluidos {datos}. Una tubera transporta agua para regar y la otra
agua potable. Estas tuberas llegan a una finca, en la cual hay una sola
manguera por la que va a salir el agua {la potable o la para regar}, segn
lo que se seleccione en la llave de paso. La posicin 0 es para el agua
potable y 1 para regar.
En los demultiplesor hay un nico canal de entrada de datos que puede
exhibirse por mltiples salidas (una a la vez).

Si usamos la analoga de la finca y las tuberas seria: supongamos, a la

finca solo llega una nica tubera con agua, pero al interior de la finca
hay varias mangueras que se destinan a lugares diferentes por
consiguiente no se pueden utilizar varias mangueras a la vez ya que
estn en sitios diferentes. Por medio de una llave de paso se selecciona
la manguera por donde saldr el agua.
Y(A, B, C, D) = A B C + A /B C D + /A B /C D
Hallar la tabla de verdad, donde
A= MSB (bit ms significativo)
D= LSB (bit menos significativo)
TABLA DE VERDAD DEL
MULTIPLEXOR
E A B C D F
0 X X X X X
1 0 0 0 0 0
1 0 0 0 1 0
1 0 0 1 0 0
1 0 0 1 1 0
1 0 1 0 0 0
1 0 1 0 1 1
1 0 1 1 0 0
1 0 1 1 1 0
1 1 0 0 0 0
1 1 0 0 1 0
1 1 0 1 0 0
1 1 0 1 1 1
1 1 1 0 0 0
1 1 1 0 1 0
1 1 1 1 0 1
1 1 1 1 1 1
EL CIRCUITO INTEGRADO 74139 o subfamilia (74LS139, 74F139, 74S139,
74HCT139,..) es un circuito integrado que tiene la funcin de un doble
decodificador / demultiplexor binario de 2 bits (1:4).
Con las tres entradas que posee el circuito podemos realizar 4 combinaciones
diferentes en binario, de 00 a 11 que nos activaran una de las salidas Yn.
Este circuito integrado una de las utilidades que tiene en la prctica es para
seleccionar memorias y perifricos en el espacio de memoria de los sistemas
con microprocesadores.
La habilitacin del 74139 se realiza cuando la entrada G (G1 o G2) la llevamos
a nivel bajo.
Con este decodificador/demultiplexor se pueden realizar otros ms grandes
haciendo uso de la entrada G. Aunque en la familia de circuitos TTL tenemos
otros con ms entradas y salidas:
La relacin de pines de este integrado es la siguiente:
A, B: Entradas de seleccin, segn la combinacin binaria que coloquemos
tendremos activada la salida Yn correspondiente.
G: Entrada de validacin, activa a nivel bajo.
Y0, Y1, Y2, Y3: Salidas del decodificador activas a nivel bajo (0V), solo puede
haber una activa a nivel bajo.
 EL CIRCUITO INTEGRADO 74LS151

Es un Multiplexor de ocho entradas. Contiene un chip de decodificacin para

seleccionar el origen de datos deseado. El 74LS150 selecciona uno-de
diecisis fuentes de datos, el 151A selecciona uno-de-ocho fuentes de
datos. El 150 y 151Atienen una entrada estroboscpica que debe estar en un
nivel lgico bajo.
Selecciona una de las ocho fuentes de datos
Realiza la conversin de paralelo a serie

Permite el multiplexado de N-lneas a una lnea

Los diodos de sujecin de entrada simplifican el diseo del sistema

Especificaciones
IC, 8I / P SGL DATA SELECTOR / MUX, DIP-16
Tipo lgico: Datos Selector / Multiplexor
N de canales: 1
Min Supply Voltaje: 4.75 V
Supply Voltaje Max: 5.25 V
Temperatura mnima de funcionamiento: 0 C
151A selecciona uno-de-ocho lneas de datos
Realiza paralelo a serie conversin
Permisos de multiplexacin N lneas a una lnea
Generador de funcin booleana
Tpico tiempo de retardo de propagacin promedio: 9 ns
Disipacin de energa tpico 151 A: 135 mW
Familia: LS
Encapsulado DIP
16 pines
 CIRCUITO INTEGRADO TTL 74LS153 monoltico de 4 lneas a 1 lnea de
datos selector / multiplexor contiene inversores y controladores para suministrar
totalmente complementarios, en el chip y la decodificacin de datos binarios de
seleccin a las puertas AND-OR. Se proporcionan entradas estroboscpicas de
separacin para cada una de las dos secciones de 4 tiempos.

Permite multiplexor de N lneas a 1 lnea

Realiza la conversin de paralelo a serie

Lnea de estrobos (habilitacin) para cascada (N lneas a n lneas)

Salidas de totem de alta impedancia y baja impedancia

Totalmente compatible con la mayora de los circuitos TTL

Especificaciones
Tipo de la lgica: Multiplexor
Nm. de canales: 2
Canales configuracin de Lnea: 4:1
Tensin de climentacin Mn.: 4.75V
Tensin de cimentacin Mx.: 5.25V
Temperatura de trabajo Mn.: 0C
Temperatura de trabajo Mx.: 70C
Tensin de Alimentacin, Rango: 4.75V a 5.25 V
Relacin:4:1
Tipo de familia: LS
Encapsulado DIP
16 pines
CIRCUITO INTEGRADO TTL 74155 DOBLE DECODIFICADOR 2:4/DEMULTIPLEXOR
DE 1:4.

Este circuito integrado contiene dos de multiplexores 1:4, que tambin pueden funcionar
como decodificadores 2 a 4.

La relacin de pines de este integrado es la siguiente:

A y B: entradas de seleccin comunes a los dos de multiplexores activas a nivel alto

(5V).
1G y 2G: entradas de inhibicin o STROBE de los de multiplexores 1 y 2
respectivamente, activas a nivel bajo (0V).
1C y 2C: entradas del dato de los de multiplexores 1 y 2 respectivamente. 1C es activa
a nivel alto (5V) y 2C es activa a nivel bajo (0V).
1Y0, 1Y1, 1Y2, 1Y3: salidas del de multiplexor 1 activas a nivel bajo (0V).
2Y0, 2Y1, 2Y2, 2Y3: salidas del de multiplexor 2 activas a nivel bajo (5V).
Con esta lgica en los pines, el dato 1C est invertido en las salidas 1Y0, 1Y1, 1Y2, 1Y3,
mientras que el dato 2C no lo est en 2Y0, 2Y1, 2Y2, 2Y3.

La tabla de verdad y el montaje del de multiplexor 1 es la siguiente:

Podemos observar que cuando la entrada del Strobe (1G) est a 0 y la del dato (1C) est
a 1, el de multiplexor 1 se comporta como un decodificador de dos entradas (A y B) y
cuatro salidas activas a nivel bajo.