Puertas lgicas

La puerta lgica es el bloque de construccin bsico de los sistemas digitales. Las

puertas lgicas operan con nmeros binarios. Por tanto las puertas lgicas se denominan
puertas lgicas binarias. En los circuitos digitales todos los voltajes, a excepcin de los
voltajes de las fuentes de potencia, se agrupan en dos posibles categoras: voltajes altos
y voltajes bajos. No quiere decir esto que solo se encuentren dos voltajes, si no que
cierto rango de voltajes se define como alto y otro cierto rango como bajos. Entre estos
dos rangos de voltajes existen existe una denominada zona prohibida o de incertidumbre
que los separa. Una tensin alta significa un 1 binario y una tensin baja significa un
cero binario.

Todos los sistemas digitales se construyen utilizando tres puertas lgicas bsicas. Estas
son las puertas AND, la puerta OR y la puerta NOT.

La puerta AND

Figura 1: Circuito equivalente de una puerta AND

La puerta AND es denominada la puerta de << Todo o Nada >>. Observar el

esquema de la figura 1, la cual muestra la idea de la puerta AND. Examinando
de cerca el circuito, notamos que la lmpara encender solo si ambos
interruptores se cierran o se activan simultneamente. Si uno de los de los
interruptores esta abierto, el circuito se interrumpe y la lmpara no se
enciende. Todas las posibles combinaciones para los interruptores A y B se
muestran en la tabla 1 . La tabla de esta figura que la salida (y) esta habilitada
(encendida ) solamente cuando ambas entradas estn cerradas.

Interruptores de Luz de
entrada salida
A B Y
Abierto Abierto Apagado

Abierto Cerrado Apagado

Cerrado Abierto Apagado

Cerrado Cerrado Encendido

Tabla 1: Combinaciones posibles de la compuerta AND
Con el nimo de presentar en forma ms compacta la tabla, anterior,
convengamos en que la condicin de interruptor cerrado la representamos con
un 1, y la de interruptor abierto con un 0. De manera similar, el encendido de la
lmpara la representamos con un 1. Y su apagado con un 0 (cero). Con estas
convenciones, la tabla 1 nos quedara como en la tabla 2.

A B Y
0 0 0

0 1 0

1 0 0

1 1 1
Tabla 2: Tabla 1 simplificada

LOS SMBOLOS DE LAS COMPUERTAS

Son una representacin grfica de la funcin que ayuda a visualizar las

relaciones lgicas existente en un diseo o circuito. En la figura 2 se muestra el
smbolo de la compuerta AND con lo que se quiere significar que esta
compuerta AND es un dispositivo que posee dos entradas A y B y una salida Y.

Figura 2: Smbolo de una compuerta AND

El lgebra booleana es una forma de lgica simblica que muestra como operan
las compuertas lgicas. Una expresin booleana es un mtodo << taqugrafo
>> de mostrar que ocurre en un circuito lgico. La expresin booleana para el
circuito de la figura 3 es.

AB=Y
Figura 3: Expresin booleana de la compuerta AND

La expresin booleana se lee A AND B igual a la salida Y. El punto () significa

la funcin lgica AND en lgebra booleana, y no la operacin de multiplicar
como en el lgebra regular.
Con frecuencia un circuito lgico tiene tres variables. La fig. 4 muestra una
expresin booleana para una puerta AND de tres entradas. El smbolo lgico
para esta expresin AND de tres entradas esta dibujada en la fig. 5. La tabla de
verdad 3 muestra las 8 posibles combinaciones de la variables a, b y c observar
que solo cuando todas las entradas estn en 1 y la salida de la puerta AND se
habilita a 1.

ABC=Y
Figura 4: Expresin booleana para una compuerta AND de tres entradas

Figura 5: Compuerta AND de tres entradas

A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
La puerta OR

Figura 6: Circuito equivalente de una compuerta OR

La puerta OR se denomina y la puerta de << cualquiera o todo >>.

El esquema de la figura 6 nos muestra la idea de la puerta OR, en el cual los

interruptores han sido conectados en paralelo. El encendido de la lmpara se producir
si se cierra cualquiera de los dos interruptores o ambos.

Todas las posibles combinaciones de los interruptores se muestran en la tabla 4.

La tabla de verdad detalla la funcin OR del circuito de interruptores y lmpara.

Interruptores de Luz de
entrada salida
A B Y
Abierto Abierto Apagado

Abierto Cerrado Encendido

Cerrado Abierto Encendido

Cerrado Cerrado Encendido

Tabla 4: Combinaciones posibles de la compuerta OR

La tabla de la 4 describe el funcionamiento del circuito. Observamos, que de las 4

posibles combinaciones de cierre y apertura de los interruptores, 3 de ellas producen el
encendido de la lmpara, y de nuevo utilizando la convencin de representar la
condicin cerrado o encendido por un 1 y la de abierto o apagado por un 0, se obtiene la
tabla de verdad de la tabla 5.

A B Y
0 0 0

0 1 1
 1 0 1

1 1 1
Tabla 5: Tabla de verdad de una compuerta OR de dos entradas

El smbolo lgico estndar para la puerta OR esta dibujado en la fig. 7. observar la

forma diferente de la puerta OR. La expresin booleana abreviada para esta funcin OR
es A + B = Y observar que smbolo + significa OR en lgebra booleana. La expresin
(A+ B = Y) se lee A OR B igual a salida Y.

Figura 7: Smbolo de una compuerta OR

La expresin booleana, smbolo y tabla de verdad de una puerta OR de tres entradas o

variables estn dibujadas en las figuras 8, 9, y en tabla 6.

A+B+C=Y
Figura 8: Expresin booleana para una compuerta OR de tres entradas

Figura 9: Compuerta OR de tres entradas

A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
 Tabla 6: Tabla de verdad de una compuerta OR de tres entradas
La puerta NOT

Las dos compuertas descritas anteriormente poseen cada una dos entradas y
una salida. La compuerta NOT o inversora, posee una entrada y una salida
como se muestra en la fig. 10. Su funcin es producir una salida inversa o
contraria a su entrada es decir convertir unos a ceros y ceros a unos. La tabla
de verdad 7 resume el funcionamiento de esta compuerta.

La expresin booleana para la inversin es = A. La expresin = A indica

que A es igual a la salida no A. Un smbolo alternativo para la puerta NOT o
inversor, se muestra a continuacin.

El crculo inversor puede estar en la parte de entrada o de salida del smbolo

triangular. Cuando el crculo inversor aparece en la parte de la entrada del
smbolo NOT, el diseador habitualmente intenta sugerir que esta una es una
seal activa en baja. Una seal activa en baja requiere que una tensin baja
active alguna funcin en circuito lgico.

Figura 10: Smbolo de una compuerta NOT

A Y
0 1
1 0
Tabla 7: Tabla de verdad de una compuerta NOT

Figura 11: Smbolo alternativo de una compuerta NOT

La puerta NAND

Una compuerta NAND es un dispositivo lgico que opera en forma

exactamente contraria a, una compuerta, AND, entregando una salida baja
cuando todas sus entradas son altas y una salida alta mientras exista por lo
menos un bajo a cualquiera de ellas.
Considerar el diagrama de los smbolos lgicos de la fig. 12, una puerta AND
esta conectada a un inversor. Las entradas A y B realizan la funcin AND y
forma la expresin booleana A B la puerta NOT invierte A B a la derecha del
inversor se aade la barra de complementaron a la expresin booleana
obtenindose A B = Y a este circuito se denomina NOT-AND o NAND.

Figura 12: Circuito equivalente de una compuerta NAND

El smbolo lgico convencional para la puerta se muestra en el diagrama de la

fig. 13 observar que el smbolo NAND es smbolo AND con un pequeo circulo
a la salida. El crculo a veces se denomina crculo inversor. Esta es una forma
simplificada de representar la puerta NOT. La tabla de verdad describe la
operacin exacta de la puerta lgica. La tabla de la verdad para la puerta
NAND se ilustra en la tabla 8, observe como sus salida son las inversas de las
salidas de la puerta AND.

Figura 13: Smbolo lgico de una compuerta NAND

A B NAND AND
0 0 1 0

0 1 1 0

1 0 1 0

1 1 0 1
Tabla 8: Tabla de verdad de una compuerta NAND de dos entradas

La operacin de una puerta NAND es anloga a la del circuito elctrico

mostrado en la fig. 14 los interruptores A y B representan las entradas de la
puerta y la lmpara (Y) su salida.
 Figura 14: Circuito elctrico equivalente de una compuerta NAND

Debido a que los interruptores A y B estn en serie entre si y en paralelo con la

lmpara (Y), esta ultima solo se apaga cuando ambos interruptores estn
cerrados y permanece encendida mientras cualquiera de ellos este abierto.

La puerta NOR

Considerar el diagrama lgico de la fig. 15 . se ha conectado un inversor a la salida

de una puerta OR . la expresin booleana en la entrada de un inversor es A + B . el
inversor complementa la salida de la puerta OR , lo que se indica colocando una
barra encima de la expresin booleana . Obtenindose A+B = Y. Esta es una
funcin NOT-OR. La funcin NOT-OR puede representarse por un smbolo lgico
llamado puerta NOR que se ilustra en el diagrama de la fig. 16. Observar que se ha
aadido un pequeo crculo inversor al smbolo OR para formar el smbolo NOR.

Figura 15: Circuito equivalente de una compuerta NOR

Figura 16: Smbolo lgico de una compuerta NOR

Podemos decir que este dispositivo lgico opera en forma exactamente opuesta a
una puerta OR , entregando una salida alta cuando todas sus entradas son bajas y
una salida baja cuando existe por lo menos un alto en cualquiera de ellas .

La operacin de una puerta NOR es anloga a la del circuito elctrico mostrado en

la fig. 17 los interruptores A y B representan las entradas de la puerta y la lmpara
(Y) su salida.
 Figura 17: Circuito elctrico equivalente a una compuerta NOR

Debido a que los interruptores A y B estn en paralelo entre si y con la lmpara (Y)
esta ultima solo enciende cuando ambos interruptores estn abiertos y permanece
apagada mientras cualquiera de ellos , o ambos , estn cerrados.

La tabla de verdad 9 detalla la operacin de la puerta NOR. Es complemento (ha

sido invertida) de la columna OR en otras palabras, la puerta NOR pone un 0 donde
la puerta OR produce un 1

A B NOR OR
0 0 1 0

0 1 0 1

1 0 0 1

1 1 0 1
Tabla 9: Tabla de verdad de una compuerta NOR de dos entradas

LA PUERTA OR EXCLUSIVA XOR

La OR - exclusiva se denomina la puerta de << algunos pero no todos >>. El
termino OR - exclusiva con frecuencia se sustituye por XOR. La tabla de verdad
para la funcin XOR se muestra en la tabla 10 . un cuidadoso examen muestra que
esta tabla de verdad es similar a la tabla de verdad OR, excepto que cuando ambas
entradas son 1 la puerta XOR genera un 0.

A B OR XOR
0 0 0 0

0 1 1 1

1 0 1 1

1 1 1 0
Tabla 10: Tabla de verdad de una compuerta XOR de dos entradas
La operacin de una puerta XOR es anloga a la del circuito elctrico mostrado en
la fig. 18. los interruptores A y B simulan las entradas y la lampara (Y) la salida .

Figura 18: Circuito elctrico equivalente de una compuerta XOR

Los interruptores A y B estn acoplados mecnicamente a los interruptores A y B de

modo que cuando A se cierra entonces A se abre y viceversa. lo mismo puede
decirse del interruptor B con respecto al B.

Cuando los interruptores A y B estn ambos cerrados o ambos abiertos la lampara

no enciende. En cambio , cuando uno de ellos , por ejemplo el A , esta abierto y el
otro, B, esta cerrado , entonces la lampara se enciende.

Una booleana para la puerta XOR puede obtenerse de la tabla de verdad la fig. 19
la expresin es A B + B = Y a partir de esta expresin booleana puede
construirse un circuito lgico utilizando puertas AND, puertas OR e inversores dicho
circuito aparece en la fig. 19 a este circuito lgico realiza la funcin lgica XOR.

Figura 19: Circuito lgico que realiza la funcin XOR

El smbolo lgico convencional para la puerta XOR se muestra en la fig. 20 la

expresin booleana A B, es una expresin XOR simplificada . el smbolo
significa la funcin XOR en lgebra booleana. Se dice que las entradas A y B de la
fig. 20 realiza la funcin OR - exclusiva.

Figura 20: Smbolo lgico de una compuerta XOR

LA PUERTA NOR EXCLUSIVA O XNOR
Una compuerta NOR - exclusiva o XNOR opera en forma exactamente opuesta a
una compuerta XOR, entregando una salida baja cuando una de sus entradas es
baja y la otra es alta y una salida alta cuando sus entradas son ambas altas o
ambas bajas.

Es decir que una compuerta XNOR indica, mediante un lgico que su salida, cuando
las dos entradas tienen el mismo estado.

Esta caracterstica la hace ideal para su utilizacin como verificador de igual en

comparadores y otros circuitos aritmticos ..

En la figura 21 se muestra el smbolo lgico, y en la tabla 11 el funcionamiento de

una compuerta XNOR. La expresin Y = A B pude leerse como Y = A o B
exclusivamente negada .

Figura 21: Smbolo lgico de una compuerta XNOR

A B Y
0 0 1

0 1 0

1 0 0

1 1 1
Tabla 11: Tabla de verdad de una compuerta XNOR de dos entradas

Para efectos prcticos una compuerta XNOR es igual una compuerta XOR seguida
de un inversor. En la fig. 22 se indica esta equivalencia y se muestra un circuito
lgico de compuertas AND , OR y NOT que opera exactamente como una
compuerta X NOR.
 Figura 22: Circuito lgico que realiza la funcin XNOR

La operacin de una compuerta XNOR es anloga a la del circuito elctrico

mostrado en la figura 23 los interruptores A y B estn acoplados de la misma forma
que el circuito XOR. Cuando los interruptores A y B estn ambos cerrados o ambos
abiertos , la lampara se enciende . en cambio cuando uno de ellos por ejemplo el A
esta abierto y el B esta cerrado , entonces la lmpara no se enciende.

Figura 23: Circuito elctrico equivalente de una compuerta XNOR

SIMPLIFICACION DE CIRCUITOS LGICOS :

Una vez que se obtiene la expresin booleana para un circuito lgico, podemos
reducirla a una forma ms simple que contenga menos trminos, la nueva
expresin puede utilizarse para implantar un circuito que sea equivalente al original
pero que contenga menos compuertas y conexiones.

SIMPLIFICACIN ALGEBRAICA.
El lgebra booleana (Algebra de los circuitos lgicos tiene muchas leyes o teoremas
muy tiles tales como :

1. Ley de Morgan :
o 1. A + B = AB

2. AB = A + B
2. Ley Distributiva :
o 3. A+(BC) = (A+B)(A+C)
 4. A(B+C) = AB+AC

Ademas de las leyes formales para las funciones AND y OR :

5. A0 = 0 ; A+0 = A

6. A1 = A ; A+1 = 1
7. AA = A ; A+A = A
8. AA = 0 ; A+A = 1

y la Ley de la Involucin:

9. A(negada) = A

Considerar la expresin booleana AB + AB + AB = Y, un diagrama lgico de sta

expresin aparece en la Figura 1. Observar que deben utilizarse seis puertas para
implementar este circuito lgico, que realiza la lgica detallada en la tabla de
verdad (Tabla 1)

Figura 1: Circuito lgico no simplificado

ENTRADAS SALIDA
B A Y
0 0 0
0 1 1
1 0 1
1 1 1
Tabla 1: Tabla de verdad de la funcin OR
 Figura 2: Circuito lgico simplificado

Aplicando el lgebra booleana :

AB + AB + AB = Y

RAZONES

= AB + (AB + AB) , Propiedad asociativa

= AB + B(A+A) , 4. [A(B + C) = AB + AC]

= AB + B1 , 8. [A + A = 1]

= AB + B , 6. [B1 = B]

= B + AB , Propiedad conmutativa

= (B + A)(B + B) , 3. [A + (BC) = (A + B)(A + C)]

= (B + A)1 , 8. [A + A = 1]

= B + A , 6. [A * 1 = A]

Concluimos entonces que una sola puerta OR de dos entradas realiza la

misma funcin ( De hecho la tabla 1 corresponde a la funcin OR !)

EXPRESIONES BOOLENAS EN FORMA DE MINTERMS

(SUMA DE PRODUCTOS).
Cuando se comienza un problema de diseo lgico, lo normal es construir primero
una tabla de verdad, que detalle la operacin exacta del circuito digital. Considerar
la tabla de verdad 2, que contiene las variables C, B y y A.

Observar que slo dos combinaciones de variables generan una salida 1. Estas
combinaciones se muestran en la lineas octava y segunda (sombreadas) de la tabla
de verdad. La linea 2 se lee una entrada no C Y (AND) una entrada no B Y (AND)
una entrada A generan una salida I .

Esto se muestra en la parte derecha de la linea 2 con la expresin booleana CBA.

La otra combinacin de variables que genera un 1 se muestra en la linea 8 de la
tabla de verdad. La linea 8 se lee una entrada C Y (AND) una entrada B Y (AND)
una entrada A generan una salida 1. La expresin booleana de la linea 8 aparece a
la derecha y es C B A.

Estas dos posible combinaciones se relacionan mediante el operador OR para

formar la expresin booleana completa de la tabla de verdad, que se muestra en la
tabla 2, como C B A + CB A = Y. Esta expresin, a veces, se denomina forma
en suma de productos de la expresin booleana. Los ingenieros tambin llaman a
esta forma, forma de minterms.

Esta expresin puede traducirse al patrn AND-OR de puertas lgicas. El diagrama

lgico de la Figura 5.3.c realiza la lgica descrita por la expresin booleana C B A
+ C B A = Y , y genera la tabla de verdad 2.

Figura 3: Circuito lgico equivalente AND-OR

ENTRADAS SALIDAS
C B A Y
0 0 0 0
0 0 1 1 CBA
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1 CBA
CBA + CBA = Y
Tabla 2: Expresin booleana

El procedimiento tpico que se sigue en el trabajo de diseo lgico consiste en

construir primero una tabla de verdad. A continuacin, determinar una expresin
booleana en forma de minterms a partir de la tabla de verdad. Finalmente, dibujar
el circuito lgico AND-OR a partir de la expresin booleana en minterms.

UTILIZACIN DE LA LGICA NAND Y NOR.

La lgica NAND y NOR se utiliza para simplificar circuitos compuestos, por puertos
AND, OR y NOT, en circuitos compuestos nicamente por puertas NAND o
nicamente por puertas NOR. Esta lgica se fundamenta en la ley de la Involucin
(A = A), la cual puede representarse por :

, teniendo en cuenta que una puerta NOT es equivalente a :

la lgica NAND se utiliza para simplificar circuitos AND-OR como se ilustra
en el siguiente ejemplo :

Figura 5: Circuito lgico NAND

Observar que negamos las entradas de la puerta OR, al igual que las salidas de las
puertas AND (1 y 2). Dado que la linea E solo se neg una sola vez (A la entrada de
la puerta OR), la negamos otra vez con una puerta NOT, para que el circuito no se
altere, y teniendo en cuenta la ley de la Involucin; es decir E = E.

De manera similar la lgica NOR se utiliza para simplificar circuitos OR-AND como
se ilustra en el siguiente ejemplo :

Figura 6: Circuito lgico NOR

DIAGRAMAS DE KARNAUGH
Es un metodo grafico que se utiliza para simplificar circuitos lgicos en un proceso
simple y ordenado. Es metodo que se basa en los teoremas booleanos estudiados
anteriormente y su utilidad practica se limita a 5 variables. Las reglas a seguir son
las siguientes:

o A partir de la tabla de verdad sacar las expresiones booleanas en

forma de minterns o maxterms.
o Colocar los 1 corespondientes en el diagrama por cada grupo de
variables operadas por AND si es en forma de minterns u operadas
por OR si es en forma de maxterms.
o Agrupar los 1 adyacentes (las agrupaciones se realizan en grupos de
2, 4, 8 1)
o Eliminar las variables que aparezcan con su complemento.
o Enlazamos con OR los resultados obtenidos (si es en forma de
minterns) o con AND (si es en forma de maxterms).

Tomemos la tabla de verdad 5. Lo primero que debemos hacer es sacar las

expresiones booleanas correspondientes:

A B Q
0 0 0
0 0 1 AB
1 0 1 AB
1 1 1 AB
Q=(AB)+(AB)+(AB)
Tabla 5

Luego procedemos a colocar cada 1 correspondiente en el diagrama por cada grupo

de variables operadas con AND (para nuestro ejemplo). Los diagramas de Karnaugh
pueden presentarse de dos maneras diferentes: la americana y la alemana, demos
un vistazo a dichas presentaciones:

Figura 7: Diagramas de Karnaugh para 2 variables

 Figura 8: Diagramas de Karnaugh para 3 variables

Figura 9: Diagramas de Karnaugh para 4 variables

Ahora que conocemos las maneras en que se pueden presentar las diagramas
procedemos a colocar los 1 correspondientes por cada grupo de variables operadas
con AND (en nuestro ejemplo)

Figura 10: Colocacin de los unos en el mapa de Karnaugh

Luego procedemos a agrupar los 1 adyacentes que se encuentren en el diagrama,

estas agrupaciones se realizan en grupos de 2, 4, o de 8 "1" . Debemos tratar en lo
posible de no realizar tantas agrupaciones.

Figura 11: Agrupacin de trminos

Despues de realizar las agrupaciones eliminanos por cada grupo las variables que
aparezcan con su complemento. En el agrupamiento de 2 "1" se elimina una
variable; en el agrupamiento de 4 "1" se eliminan 2 variables y en el agrupamiento
de 8 "1" se eliminan 3 variables.

Figura 12: Eliminacin de trminos

Por ultimo enlazamos con OR (ya que nuestro ejemplo es en forma de minterns) los
resultados que obtuvimos de la eliminacin de variables.

Q = A +B

De esta manera la ecuacion logica Q=(AB)+(AB)+(AB) nos quedara

reducida a una puerta OR

DIAGRAMAS DE KARNAUGH CON 5 VARIABLES

Para realizar simplificaciones con 5 variables se utilizan los llamados diagramas
bidimensionales, en donde un plano nos indica la quinta variable y el otro plano su
complemento, veamos:

Figura 13: Diagrama de Karnaugh para 5 variables

Realicemos un ejercicio para asimilar la simplificacion con 5 variables. Tomemos la

siguiente tabla de verdad:

A B C D E Q
0 0 0 0 0 0
0 0 0 0 1 0
0 0 0 1 0 1
0 0 0 1 1 1
0 0 1 0 0 0
0 0 1 0 1 0
0 0 1 1 0 0
0 0 1 1 1 0
0 1 0 0 0 0
0 1 0 0 1 0
0 1 0 1 0 1
0 1 0 1 1 1
0 1 1 0 0 0
0 1 1 0 1 0
0 1 1 1 0 0
0 1 1 1 1 0
1 0 0 0 0 1
1 0 0 0 1 1
1 0 0 1 0 0
1 0 0 1 1 0
1 0 1 0 0 0
1 0 1 0 1 0
1 0 1 1 0 1
1 0 1 1 1 0
1 1 0 0 0 0
1 1 0 0 1 0
1 1 0 1 0 0
1 1 0 1 1 0
1 1 1 0 0 0
1 1 1 0 1 0
1 1 1 1 0 0
 1 1 1 1 1 0
Tabla 6: Tabla de verdad de cinco variables

Luego procedemos a sacar la ecuacin no simplificada

Q = ABCDE + ABCDE + ABCDE + ABCDE + ABCDE + ABCDE + ABCDE

Despus que obtenemos la ecuacin no simplificada pasamos los 1

correspondientes al diagrama y realizamos las agrupaciones. Si existen
agrupaciones que ocupan el mismo lugar en ambos planos, los reflejamos para
obtener una ecuacin ms simplificada. El proceso de simplificacin es el mismo
que utilizamos anteriormente.

Figura 14: Simplificacin de diagramas de Karnaugh de 5 variables

De esta manera obtenemos la siguiente ecuacin:

Q = ABCD + ACD + ABCDE

CONDICIONES NO IMPORTA
En muchos circuitos lgicos hay condiciones de entrada para las que no se
especifican los niveles de salida, en la mayora de los casos es por que estas
condiciones nunca se presentaran o simplemente el nivel lgico de la salida es
irrelevante.

A B C Q
0 0 0 0
 0 0 1 0
0 1 0 0
0 1 1 X
1 0 0 X
1 0 1 1 ABC
1 1 0 1 ABC
1 1 1 1 ABC
Tabla 7

En la tabla de verdad no se especifica el nivel de salida para las condiciones "0,1,1"

y "1,0,0".

En su lugar se coloca una x que representa la condicin no importa. La persona que

este realizando la simplificacin tiene la libertad de determinar el nivel lgico para
la salida de la condicin "no importa", con el fin de producir la expresin mas
simple. Realicemos la simplificacin:

Figura 15: Simplificacin de diagramas de Karnaugh con condiciones "no importa"

de esta manera obtenemos que: Q = A.

En muchos casos se trabaja con el cdigo BCD, sabemos que en este codigo existen
6 cobinaciones que son prohibidas (1010,1011,1101, 1110,1111), estas
condiciones tambien son llamadas condiciones no importa.

8 4 2 1 Q
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
 0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
1 0 1 0 X
1 0 1 1 X
1 1 0 0 X
1 1 0 1 X
1 1 1 0 X
1 1 1 1 X
Tabla 8: Trminos irrelevantes en los nmeros BCD

Figura 16: Simplificacin

FAMILIAS LOGICAS DE CIRCUITOS INTEGRADOS

Una familia lgica es el conjunto de circuitos integrados (CIs) los cuales pueden ser
interconectados entre si sin ningn tipo de Interfase o aditamento, es decir, una
salida de un CI puede conectarse directamente a la entrada de otro CI de una
misma familia. Se dice entonces que son compatibles.

Las familias pueden clasificarse en bipolares y MOS. podemos mencionar algunos

ejemplos. Familias bipolares: RTL, DTL, TTL, ECL, HTL, IIL. Familias MOS: PMOS,
NMOS, CMOS. Las tecnologas TTL (lgica transistor- transistor) y CMOS (metal
oxido-semiconductor complementario) son los mas utilizadas en la fabricacin de
CIs SSI (baja escala de integracin) y MSI (media escala de integracin).

CARACTERSTICAS GENERALES

NIVELES LGICOS

Para que un CI TTL opere adecuadamente, el fabricante especifica que una entrada
baja vare de 0 a 0.8V y una alta vare de 2 a 5V. La regin que esta comprendida
entre 0.8 y 2V se le denomina regin prohibida o de incertidumbre y cualquier
entrada en este rango dara resultados impredecibles.

Los rangos de salidas esperados varan normalmente entre 0 y 0.4V para una salida
baja y de 2.4 a 5V para una salida alta.

La diferencia entre los niveles de entrada y salida (2-2.4V y 0.8-0.4V) es

proporcionarle al dispositivo inmunidad al ruido que se define como la insensibilidad
del circuito digital a seales elctricas no deseadas.
Para los CI CMOS una entrada alta puede variar de 0 a 3V y una alta de 7 a 10V
(dependiendo del tipo de CI CMOS). Para las salidas los CI toman valores muy
cercanos a los de VCC Y GND (Alrededor de los 0.05V de diferencia).

Este amplio margen entre los niveles de entrada y salida ofrece una inmunidad al
ruido mucho mayor que la de los CI TTL.

VELOCIDAD DE OPERACIN

Cuando se presenta un cambio de estado en la entrada de un dispositivo digital,

debido a su circuitera interna, este se demora un cierto tiempo antes de dar una
respuesta a la salida. A este tiempo se le denomina retardo de propagacin. Este
retardo puede ser distinto en la transicin de alto a bajo (H-L) y de bajo a alto (L-
H).

La familia TTL se caracteriza por su alta velocidad (bajo retardo de propagacin)

mientras que la familia CMOS es de baja velocidad, sin embargo la subfamilia de CI
CMOS HC de alta velocidad reduce considerablemente los retardos de propagacin.

FAN-OUT O ABANICO DE SALIDA

Al interconectar dos dispositivos TTL (un excitador que proporciona la seal de

entrada a una carga) fluye una corriente convencional entre ellos.

Cuando hay una salida baja en el excitador, este absorbe la corriente de la carga y
cuando hay una salida alta en el excitador, la suministra. En este caso la corriente
de absorcin es mucho mayor a la corriente de suministro.

Estas corrientes determinan el fan-out que se puede definir como la cantidad de

entradas que se pueden conectar a una sola salida, que para los CIs TTL es de
aproximadamente de 10. Los CIs CMOS poseen corrientes de absorcin y de
suministro muy similares y su fan-out es mucho mas amplio que la de los CIs TTL.
Aproximadamente 50.

CIRCUITOS INTEGRADOS TTL

Esta familia utiliza elementos que son comparables a los transistores bipolares
diodos y resistores discretos, y es probablemente la mas utilizada. A raz de las
mejoras que se han realizado a los CI TTL, se han creado subfamilias las cuales
podemos clasificarlas en:

TTL estndar.
TTL de baja potencia (L).
TTL Schottky de baja potencia (LS).
TTL Schottky (S).
TTL Schottky avanzada de baja potencia (ALS).
TTL Schottky avanzada (AS).

Como sus caractersticas de voltaje son las mismas (La familia lgica TTL trabaja
normalmente a +5V), analizaremos sus velocidades y consumo de potencia.

Velocidad aproximada Subfamilia TTL

1.5 ns Schottky avanzada
 3 ns Schottky
4 ns Schottky avanzada de baja potencia
10 ns Schottky de baja potencia
10 ns estndar
33 ns baja potencia
Tabla 1: Velocidades de las distintas subfamilias TTL

Consumo de potencia por puerta Subfamilia TTL

1 mW baja potencia
1 mW Schottky avanzada de baja potencia
2 mW Schottky de baja potencia
7 mW Schottky avanzada
10 mW estndar
20 mW Schottky
Tabla 2: Consumo de potencia de las subfamilias TTL

Observemos que las subfamilias Schottky de baja potencia como la Schottky

avanzada de baja potencia renen excelentes caractersticas de alta velocidad y
bajo consumo de potencia.

Debido a su configuracin interna, las salidas de los dispositivos TTL NO pueden

conectarse entre si a menos que estas salidas sean de colector abierto o de tres
estados.

CIRCUITOS INTEGRADOS CMOS

Estos CIs se caracterizan por su extremadamente bajo consumo de potencia, ya
que se fabrican a partir de transistores MOSFET los cuales por su alta impedancia
de entrada su consumo de potencia es mnimo.

Estos CIs se pueden clasificar en tres subfamilias:

Familia Rango de tensin Consumo potencia Velocidad

estndar (4000) 3 15 V 10 mW 20 a 300 ns
serie 74C00 3 15 V 10 mW 20 a 300 ns
serie 74HC00 3 15 V 10 mW 8 a 12 ns
Tabla 3: Subfamilias CMOS
La serie 74HCT00 se utiliza para realizar interfaces entre TTL y la serie 74HC00.

DESCARGAS ELECTROSTTICAS

Los dispositivos CMOS son muy susceptibles al dao por descargas electrostticas
entre un par de pines.

Estos daos pueden prevenirse:

Almacenando los CI CMOS en espumas conductoras

especiales.
Usando soldadores alimentados por batera o conectando a
tierra las puntas de los soldadores alimentados por ac.
Desconectando la alimentacin cuando se vayan a quitar CI
CMOS o se cambien conexiones en un circuito.
Asegurando que las seales de entrada no excedan las
tensiones de la fuente de alimentacin.
Desconectando las seales de entrada antes de las de
alimentacin.
No dejar entradas en estado flotante, es decir, conectarlos a
la fuente o a tierra segn se requiera.

MARCAS EN UN C.I DIGITAL

Dependiendo del fabricante, un CI puede presentar distintas
demarcaciones en la parte superior del mismo, pero una marca comn en
un CI TTL es como la que se describe a continuacin:

Figura 1: Marcas de un CI

El pin o patilla 1 se identifica con un punto, muesca o banda coloreada en

uno de los extremos del CI. Siempre se sita a la izquierda colocando el
integrado con el extremo demarcado hacia arriba. El logotipo o el pequeo
dibujo que identifica al fabricante puede aparecer en cualquiera de los dos
extremos y el numero de circuito aparece generalmente centrado junto al
costado izquierdo.

Un ejemplo de numero de circuito de un CI TTL puede ser el DM74ALS76N.

Veamos como se decodifica este numero:

DM: Las primeras letras identifican al fabricante (National Semiconductor)

74: Los dos primeros nmeros indican la serie (serie 7400)

ALS: Estas letras indican la subfamilia TTL (Schottky avanzada de baja
potencia)

76: Los nmeros siguientes especifican la funcin (doble flip-flop JK)

N: El sufijo N indica que es un CI encapsulado en doble linea

Para un CI CMOS las marcas son muy similares. Un ejemplo podra ser el
MC74HC32N:

MC: Identifica al fabricante (Motorola)

74HC: Indica la subfamilia o serie del integrado (74HC00)

32: Especifica la funcin (4 puertas OR de dos entradas)

N: Este es el cdigo de National Semiconductor para un CI DIP

INTERFACES ENTRE CI TTL Y CMOS

Ya que los requerimientos para estas dos familias son bastante diferentes,
requieren para su interconexin la utilizacin de interfaces. A continuacin hay
algunos ejemplos de interfaces cuando los dispositivos trabajan con una misma
fuente de voltaje y cuando trabajan con voltajes distintos. (grficos de interfaces).

Figura 2: Interfaz estndar TTL a CMOS utilizando un resistor de "pull up"

Figura 3: Interfaz Schottky TTL de baja potencia a CMOS utilizando un resistor de
"pull up"

Figura 4: Interfaz CMOS a TTL Schottky de baja potencia

Figura 5: Interfaz CMOS a TTL estndar utilizando un buffer de CI CMOS

 Figura 6: Interfaz TTL y CMOS usando un buffer de CI CMOS

Figura 7: Interfaz TTL a CMOS utilizando un transistor

Figura 8: Interfaz TTL a CMOS utilizando un buffer TTL de colector abierto

 Figura 9: Interfaz CMOS a TTL utilizando un buffer de CI CMOS

Cuando las salidas de los CIs se conectan a dispositivos distintos a puertas lgicas
como por ejemplo a LED's indicadores, se pueden utilizar las interfaces siguientes:

Figura 10: Interface CMOS a LED para voltaje de 5V. El led luce cuando hay salida
ALTA

Figura 11: Interface CMOS a LED para voltaje de 5V. El led luce cuuando hay una
selida BAJA
Figura 12: Interfaz CMOS a LED para un rango de tensin de 10 a 15V. El led luce
cuando hay una salida ALTA

Figura 13: Interfaz CMOS a LED para un rango de tensin de 10 a 15V. El led luce
cuando hay una salida BAJA

Figura 14: Interfaz buffer-inversor CMOS a LED para rango de tensin de 5V a 15V.
Figura 15: Interfaz buffer-no inversor CMOS a LED para un rango de tensin de 5V
a 15V

Figura 16: Interfaz TTL a LED el cual luce cuando la salida es ALTA

Figura 17: Interfaz TTL a LED el cual luce cuando la salida es BAJA

Figura 18: Interface TTL a LED con indicadores de salida ALTA y BAJA
 Figura 19: Interface TTL a LED utilizando un transistor

Generalmente, para introducir informacin a un circuito digital se utilizan los

conmutadores o teclados. A continuacin veremos los ejemplos clsicos de
interfaces con conmutadores.

Figura 20: Interfaz de conmutador activo en BAJA

Figura 21: Interfaz de conmutador activo en ALTA

 Figura 22: Circuito eliminador de rebote utilizando una compuerta NAND 74HC00
CMOS

Figura 23: Circuito eliminador de rebote utilizando una compuerta 7403 TTL con
colector abierto

Cuando un circuito digital debe activar dispositivos de salida (las cuales

generalmente manejan una tensin mayor), se requiere el uso de las siguientes
interfaces:
 Figura 24: Interfaz con dispositivos de salida con inversor TTL o CMOS

CONVERSIN DE CDIGOS
Los conversores de cdigos son una aplicacin de las puertas lgicas en los
sistemas digitales. Los cdigos mas utilizados son el binario BCD 8421, octal,
hexadecimal y el decimal. Los dispositivos digitales pueden procesar solamente los
bits "1" y "0" . Estas largas cadenas de 1 y 0 son difciles de comprender por las
personas. Por esta razn se necesitan los conversores de cdigos para traducir el
lenguaje de la gente al lenguaje de la maquina.

Un ejemplo de conversor de cdigo es una sencilla calculadora manual, la cual esta

constituida por un dispositivo de entrada llamado teclado. Entre el teclado y la
unidad central de tratamiento "CPU" hay un codificador, que traduce el numero
decimal pulsado en el teclado a cdigo binario. La "CPU" realiza su operacin en
binario y produce un resultado en cdigo binario. El decodificador traduce el cdigo
binario de la CPU a un cdigo especial que hacen que luzcan los segmentos
adecuados en el visualizador de siete segmentos.

Los conversores de cdigos se dividen en dos tipos:

o Codificador
o Decodificador

CODIFICADORES
Un codificador es considerado como un traductor del lenguaje de la gente al
lenguaje de la maquina, es decir, traduce una entrada decimal a un numero BCD
8421.

El diagrama lgico, en forma simplificada, de un codificador decimal a BCD se

muestra en la figura 1
 Figura 1: Codificador BCD

El codificador tiene diez entradas a la izquierda y cuatro salidas a la derecha,

adems puede tener una entrada activa, que produce una nica salida.

Una caracterstica poco habitual del codificador es que no hay entrada 0. Una
entrada cero significa una salida 1111 (en D, C, B y A) que es verdadera cuando
todas las entradas del 1-9 estn desconectadas. Cuando las entradas no estn
conectadas, se dice que estn flotando.

En la figura se presenta el diagrama de bloques y la tabla de verdad de un

codificador comercial denominado de prioridad de 10-4 lneas.

Figura 2: Smbolo lgico del codificador 74147

1 2 3 4 5 6 7 8 9 D C B A
H H H H H H H H H H H H H
X X X X X X X X L L H H L
X X X X X X X L H L H H H
X X X X X X L H H H L L L
X X X X X L H H H H L L H
X X X X L H H H H H L H L
X X X L H H H H H H L H H
X X L H H H H H H H H L L
X L H H H H H H H H H L H
L H H H H H H H H H H H L
Tabla 1: Tabla de verdad del codificador 74147
La primera lnea de la tabla de verdad indica que no hay entrada. Cuando todas las
entradas flotan el alto, las salidas flotan en alto, lo cual es interpretado como 0000
por los indicadores de salidas. La segunda lnea de la tabla muestra la entrada
decimal 9 activada por un nivel bajo, lo que produce LHHL en la salida. Esta salida
la invierten los cuatro inversores y en los indicadores BCD se lee 1001.

En la misma lnea se muestra las entradas del 1 al 8 marcadas con X (irrelevante).

Una entrada irrelevante puede estar alta o baja. Este codificador tiene una
caracterstica de prioridad, que activa l nmero mayor que tenga una entrada en
baja.

Si por ejemplo tenemos un nivel bajo en el 3 y en 8, el codificador dar una salida

en binario correspondiente al numero mayor, en este caso el 8.

En la figura se presenta el diagrama lgico del codificador 74147, donde se

presentan las 30 puertas lgicas que lo conforman.

Figura 3: Diagrama lgico del codificoador 74147

Si queremos activar el 9 decimal le colocamos un nivel bajo. Esta entrada a 0 la

invierte el inversor 1, y se aplica a las puertas NOR 2 y 3, que se activan entonces,
dando una salida en baja. Las puertas NOR 4 y 5 se desactivan por la presencia de
0 en las entradas de las puertas AND (de la 7-18) desactivadas.

Estas puertas AND estn desactivadas por los 0 de sus entradas inferiores,
producidos por la puerta NOR 6. Las puertas AND de la (7-18) aseguran que tenga
prioridad sobre las dems, la entrada decimal correspondiente al nmero mayor.

Tambin se dispone de codificadores con tecnologa CMOS, de donde se destaca el

codificador de prioridad de 10-4 lneas 74HC147.
 DECODIFICADOR BCD A DECIMAL
Un decodificador es considerado como el proceso inverso de un codificador, es
decir, un traductor de lenguaje de las maquina al lenguaje de la gente.

El diagrama de bloque del decodificador se muestra en la figura 4.

Figura 4: Smbolo lgico de un decodificador BCD a decimal

El decodificador tiene 4 entradas a la izquierda que estn conformadas por el

cdigo BCD 8421, y tiene a la derecha diez lneas de salidas. En la figura se
muestra el decodificador comercial BCD a decimal, TTL 7442 y su correspondiente
tabla de verdad.

Figura 5: Smbolo lgico del decodificador/excitador BCD a decimal 7442

Lnea N Entradas BCD

D C B A 0 1 2 3 4 5 6 7 8 9
Lnea 1 0 L L L L L H H H H H H H H H
Lnea 2 1 L L L H H L H H H H H H H H
Lnea 3 2 L L H L H H L H H H H H H H
Lnea 4 3 L L H H H H H L H H H H H H
Lnea 5 4 L H L L H H H H L H H H H H
Lnea 6 5 L H L H H H H H H L H H H H
Lnea 7 6 L H H L H H H H H H L H H H
Lnea 8 7 L H H H H H H H H H H L H H
Lnea 9 8 H L L L H H H H H H H H L H
Lnea 10 9 H L L H H H H H H H H H H L
Lneas 11-16 Invlido H H H H H H H H H H H H
Tabla 2: Tabla de verdad del decodificador 7442

A la izquierda se encuentran las 4 entradas BCD etiquetadas con D, C, B y A. Estas

entradas se activan con el uno lgico, o nivel alto. A la derecha se encuentran las
10 salidas del decodificador, cada una con un circulito que indican que las salidas
son activas en baja, es decir, que normalmente estn en alta.

Los inversores que se encuentran a la salida se aaden por conveniencia para

controlar las luces de los indicadores decimales, es decir, que una salida activa se
invierte a uno lgico en los indicadores de salidas.

En la primera lnea de la tabla de verdad se muestran toda la entrada en el nivel

bajo (L). Con una entrada LLLL se activa la salida del cero decimal al estado bajo.
El inversor inferior complementa esta salida al nivel alto, lo que hace que luzca el
indicador de la salida decimal cero, no permitiendo que ninguno de los dems
luzcan.

De igual forma, la quinta lnea muestra la entrada BCD LHLL, lo que hace que se
active la salida cuatro en el nivel bajo. Esta salida es invertida haciendo que luzca
el indicador de la salida decimal 4.

La lnea 11 muestra la entrada HLHL, que normalmente representa el decimal 10.

Como el cdigo BCD no contiene este nmero, esta entrada es invalida y no lucir
ninguna lampara de salida. Igualmente para las 5 ltimas lneas de la tabla del
diagrama lgico del decodificador 7442, BCD a decimal, se muestran las figuras.

Figura 6: Diagrama lgico del decodificador BCD a decimal 7442

La entrada A3 es el BIT ms significativo (MSB), o la entrada del 8 y la entrada A0

es el BIT menos significativo (LSB), o la entrada del 1. La salidas estn etiquetadas
con nmeros decimales. La salidas que se encuentran activas en baja aparecen con
barras sobres las salidas decimales (9, 8 etc...)

Supongamos que la entrada BCD es LLLL (0000). Si seguimos cuidadosamente el

camino de las cuatro entradas a travs de los inversores 12,14,16 y 18, se observa
que a la puerta NAND 1 se aplican cuatro 1 lgicos, que la activan produciendo
entonces un cero lgico. Todas las dems puertas NAND quedan inhabilitadas por la
presencia de un cero en algunas de sus entradas.

En la tecnologa CMOS tambin encontramos diversos tipos de decodificadores BCD

a decimal, dentro de los cales los ms representativos son el 4028, 74C42 y
74HC42.

DECODIFICACIN BCD A CDIGO DE 7 SEGMENTOS

Un dispositivo de salida muy utilizado para visualizar nmeros decimales es el
visualizado de 7 segmentos.

Los 7 segmentos se marcan con las letras de la a a la g .

Existes varios tipos de visualizadores dentro de los cuales encontramos, el

denominado incandescente, que es similar a una lmpara comn, el de tubo de
descarga de gas, que opera a tensiones altas y produce una iluminacin
anaranjada, el de tubo fluorescente, que da una iluminacin verdosa cuando luce y
opera con tensiones bajas, el mas moderno que es el de cristal liquido (LCD), este
crea nmeros negros sobre fondos plateados, y por ltimo el visualizador comn de
diodos emisores de luz (LED) que produce un brillo rojo cuando luce.

Existen visualizadores LED que cuando lucen emiten colores distintos del rojo.

Como el visualizador LED es el mas fcil de utilizar y el mas comn por eso se
tratar con mas detalles.

En la figura se muestra la forma de operacin de un visualizador de 7 segmentos.

Figura 7: Operacin de un visualizador de 7 segmentos

Cada segmento (de a a g ) contiene un LED. Como la corriente tpica de un LED es

de 20 mA, se colocan resistores de 150 (ohmios) con el fin de limitar dicha
corriente. Sin este resistor, el LED podra quemarse debido a que un LED puede
soportar solo 1.7V a travs de sus terminales.
Existen dos tipos de visualizadores LED, el de nodo comn y el de ctodo comn.

Ctodo comn: cuando todos los ctodos estn unidos entre s y van directo a
tierra.

Anodo comn: cuando todos los nodos estn conectados entre s y van a la fuente
de alimentacin como el caso del ejemplo del cual estamos hablando.

Si, por ejemplo, se desea que aparezca el nmero decimal 7 en el visualizador de la

figura deben cerrarse los conmutadores a, b y c para que luzcan los segmentos a, b
y c del LED. Observar que una tensin de tierra (baja ) activa a los segmentos de
este visualizador LED.

En la figura se muestra el dispositivo TTL denominado decodificador excitador

7447A BCD a 7 segmentos, con su respectiva tabla de verdad.

Figura 8: Smbolo lgico del decodificador 7447

Tabla 3: Tabla de verdad del decodificador 7447

La entrada es un nmero BCD de 4 BITS, el nmero BCD se transforma en un

cdigo de 7 segmentos que ilumina los segmentos del visualizador LED. Tambin se
muestran 3 entradas extras en el smbolo lgico. La entrada de test de lmparas
har lucir todos los segmentos adecuados para ver si son operativos.

Las entradas de borrado que son las que desconectan todos los elementos
activados. Las entradas de borrado y test de lmparas son activadas por niveles de
tensin bajo y las entradas BCD son activadas por 1 lgicos.

Observar la lnea 1 de la tabla de verdad. Para que aparezca el 0 decimal en el

visualizador, las entradas BCD deben ser LLLL. Esto activar los segmentos a, b, c,
d, e y f para formar el cero decimal.

Las entradas BCD invlidas (decimal 10, 11, 12, 13, 14 y 15) no son nmeros BCD;
sin embargo, generan una nica salida. Para la lnea decimal 10, entradas HLHL, la
columna de salida indica que se activan la salida d, e, y g. Formando una pequea
c.

En la familia CMOS existen muchos decodificadores para visualizadores dentro de

los cuales se destacan el 74C48 que no necesita circuitera extra para la mayora de
los visualizadores LED, el 4511 y el 74HC4511.

VISUALIZADOR DE CRISTAL LIQUIDO

Estn hechos de vidrio y son muy frgiles. Las principales ventajas de los LCD son
su extremadamente bajo consumo de energa y su larga vida.

La principal desventaja de los LCD es su lento tiempo de conmutacin, que pude

ser desde 40 hasta 100 ms. Una segunda desventaja es la necesidad de luz
ambiental debido a que el LCD refleja luz pero no emite como los LED.

En la figura se muestra una seccin de un LCD de efecto de campo tpico

Figura 9: LCD de efecto de campo

Cuando se aplica una tensin entre los segmentos metalizados del vidrio superior y
del plano posterior, el segmento cambia a negro sobre un fondo plateado. Esto se
debe a que el cristal liquido o fluido "nemtico" emparedado entre las partes frontal
y posterior del vidrio transmite luz de forma diferente cuando esta activado.
Este LCD efecto de campo usa filtro polarizado en las parte superior e inferior de la
pantalla. Cada segmento y el plano posterior estn conectados internamente a
contactos en el flanco del empaquetamiento del LCD .

Los LCD estn controlados por seales en forma de onda cuadrada (30 a 200 Hz)
de baja frecuencia con un ciclo de trabajo del 50% (50% de tiempo esta en alta).
En resumen, las seales en fase no activan el visualizador, mientras que las seales
desfasadas 180 grados activan un segmento del LCD.

En la figura se muestra un LCD tpico que se encuentra en un encapsulamiento de

40 patillas.

Este LCD esta construido con fluido nemtico emparedado entre placas de cristal y
polarizadores en los extremos superior e inferior. Cabeceras de plstico que
aseguran las placas de vidrio del LCD en las patillas.

Figura 10: LCD comercial de 3 1/2 dgitos

Las seales de control de los LCD deben ser generadas por CI CMOS, ya que estos
consumen muy poca energa y sus seales no tiene un desplazamiento de tensin
DC como el que se presenta cuando se utilizan CI TTL.

CONTROLADORES DE LCD
En la figura se muestra un diagrama de bloques de un sencillo circuito de
codificador / controlador LCD.

Figura 11: Diagrama de bloques de un decodificador/controlador LCD de 7

segmentos
Este decodificador convierte el cdigo BCD de entrada a cdigo de siete segmento.
A continuacin, la unidad controladora LCD tomara la seal de onda cuadrada de
100 Hz del reloj autnomo y enva seales invertidas (desfasadas 180 ) solamente
a los segmentos LCD que se van a activar.

El reloj autnomo es un multivibrador estable que continuamente genera una

cadena de pulsos de onda cuadrada con un ciclo de trabajo del 50%.

En la figura se muestra un diagrama ms detallado del controlador/ decodificador

LCD.

Figura 12: Diagrama de conexiones de un decodificador/controlador LCD

Observe que la entrada BCD al decodificador es 0111. El decodificador traduce la

entrada y activa las salidas a, b y c al nivel ALTO, que es el cdigo de siete
segmentos adecuado para visualizar el decimal 7. Las dems salidas (d, e, f, y g)
permanecen en el nivel bajo.

La seccin controladora del LCD contiene siete puertas XOR CMOS de dos entradas.
La seal de 100 Hz controla la entrada superior de cada puerta XOR y la entrada
inferior esta conectada directamente al decodificador.

Si la entrada inferior esta en nivel BAJO, la seal pasa a travs de la puerta sin
cambiar (en fase con la seal del reloj). Pero si por el contrario la entrada esta al
nivel ALTO, la seal se invierte y pasa a travs de la puerta (se desfasa 180 con
respecto a la seal del reloj).

Existen dos CI CMOS comerciales, que realizan la tarea del decodificador /

controlador LCD. Estos son los CI 4543 y 74HC4543, descritos por el fabricante
como un cerrojo / decodificador/ controlador BCD a siete segmentos para LCD. En
la figura se presenta un diagrama de bloques del decodificador / controlador que
utiliza el CI 74HC4543.
 Figura 13: Diagrama de bloques del controlador LCD 74HC4543

Este chip contiene una seccin decodificadora BCD a siete segmentos, una seccin
controladora del LCD y una seccin de cerrojos de 4 bits para bloquear la entrada
BCD en un instante dado. Se considera el cerrojo como una unidad de memoria que
almacena los 4 bits de entrada en la entrada de la seccin decodificadora durante
un cierto tiempo.

Para un mejor entendimiento en la figura se presenta un diagrama de conexiones

del circuito decodificador / controlador que utiliza el CI 74HC4543.

Figura 14: Diagrama de conexiones del contador 74HC4543.

Observar que toman como ejemplo el 9 decimal, es decir, que la entrada BCD es
1001. Esta entrada es decodificada en el cdigo de siete segmentos. La seal de
reloj de 100 Hz se conecta tanto a la parte comn (plano posterior) del LCD como
la entrada ph (fase) del CI 74HC4543.

Observa que la seccin controladora invierte la seal a los segmentos que se van
activar. Este ejemplo se activan los segmentos a, b, c, d, f y g, visualizando el
decimal que en el LCD. La nicas seales que pasan al LCD son las de segmentos
inactivos. En el ejemplo del segmento e.

VISUALIZADORES FLUORESCENTES DE VACO

Este tipo de visualizador es un pariente del antiguo tubo trodo de vaco. Por esta
razn se hace necesario un pequeo recuento del tubo triado de vaco. Se divide en
tres partes, la placa (p), rejilla de control (g) y el ctodo (k).
La placa a veces se denomina nodo, mientras que el ctodo puede denominarse
filamento o calentador. El ctodo es un hilo fino que cuando se reviste con un
material tal como xido de bario emite electrones cuando se calienta. La rejilla de
control es una pantalla colocada entre ctodo y placa.

El fenmeno de emisin de electrones al vaco por parte del ctodo cuando se

calienta, a veces se denomina emisin termoinica. Si la rejilla y placas son
positivas los electrones cargados negativamente sern atrados y fluirn a travs de
la rejilla hacia la placa. El trodo esta conduciendo corriente del ctodo al nodo.

Para que el diodo deje de conducir se pueden emplear dos mtodos. Primero se
pude colocar una carga negativa en la rejilla de control. Esto repelaran los
electrones y dejaran de pasar a travs la rejilla hacia la placa. Segundo, llevar la
tensin la rejilla a 0 voltios. Sin tensin en la placa, esta no emitir electrones y el
tubo trodo no conducir.

En la figura se muestra el diagrama esquemtico del visualizador fluorescente de

vaco.

Figura 15: Diagrama esquemtico de un visualizador fluorescente VF

Este esquema representa un nico dgito de siete segmentos que tiene siete placas
cada una revestida como un material fluorescente de oxido de cinc. Este
visualizador tiene una rejilla que controla el visualizador completo, un nico
ctodo / filamento (k) y la unidad entera que esta encerrada en vidrio en el que se
ha hecho el vaco.

La operacin de un solo dgito de un visualizador VF se ilustra en la figura.

Figura 16: Operacin de un slo dgito de un visualizador VF

El filamento se calienta usando una tensin dc. La rejilla de control tiene aplicados
+ 12 voltios, que activan el visualizador completo. En este ejemplo solo los
segmentos b y c son los que se activan, por esta razn solo las placas pb y pc estn
activadas con + 12 voltios.

Los electrones fluyen solamente desde el ctodo hasta las placas pb y pc del
visualizador vf. En conclusin una tensin de placas de 12 v ilumina un segmento,
mientras que 0 v en una placa significa que el segmento no lucir.

Los visualizadores fluorescentes de vaco se utilizan especialmente en los equipos

electrnicos de los automviles. Estos visualizadores tienen una vida
extremadamente larga, respuesta rpida, opera a bajas tensiones (12 v), consume
poca potencia, tiene buena fiabilidad y es barato. Los visualizadores de vf son
compatibles con la familia CMOS de CI.

CONTROL DE VISUALIZADORES VF CON CMOS

La figura muestra el decodificador / controlador y el circuito visualizador VF

utilizando un CI 4511.

Figura 17: Cerrojo/decodificador/controlador BCD a 7 segmentos 4511

En este ejemplo, la entrada BCD es 0111. Esta entrada es decodificada por el CI

cerrojo / decodificador / controlador 4511, y el visualizador VF hace visible el
decimal 7.

Solo las salidas a, b, y c se activan (nivel ALTO) en el 4511. Estos tres niveles
ALTOS controlan las placas de los segmentos a, b y c del visualizador VF a +12 V.
La rejilla se conecta directamente al terminal positivo de la fuente de alimentacin
de +12 V y el ctodo (k) se conecta en serie con un resistor limitador (R1) para
calentar el filamento. El resistor limita la corriente a travs del filamento a un nivel
seguro.

La seccin de cerrojos (entrada LE) del CI 4511 se inhabilita, mantenindolo en el

nivel BAJO. Con el cerrojo inhabilitado, los datos de la entrada BCD pasan a travs
de la seccin decodificadora del CI 4511.

Se usa una fuente de alimentacin de +12 V tanto para el visualizador fluorescente

de vaco, como para el chip CMOS 4511.
La seccin controladora del CI 4511 tiene conectadas sus salidas directamente a las
placas (nodos) de visualizador VF. Un nivel ALTO en la salida del controlador
activa el segmento en el visualizador de siete segmentos VF, siempre y cuando est
activada la rejilla de control del visualizador.

Un nivel BAJO en la salida del controlador desactiva el segmento del visualizador

VF, y no luce. Cuando la entrada LT (test de luz) se activa con un nivel BAJO todas
las salidas de CI 4511 alcanzan el nivel ALTO y cuando BI (entrada de bloqueo) se
activa con un nivel BAJO, todas las salidas alcanzan el nivel BAJO y todos los
segmentos del visualizador conectados se ponen en blanco.

SUMA BINARIA

Figura 1: Suma binaria

La suma o adicin binaria es anloga a la de los nmeros decimales. La diferencia

radica en que en los nmeros binarios se produce un acarreo (carry) cuando la
suma excede de uno mientras en decimal se produce un acarreo cuando la suma
excede de nueve(9). Del grfico de la figura 1 podemos sacar las siguientes
conclusiones:

o Los nmeros o sumandos se suman en paralelo o en columnas,

colocando un numero encima del otro. Todos los nmeros bajo la
misma columna tienen el mismo valor posicional.
o El orden de ubicacin de los nmeros no importa (propiedad
conmutativa).

Figura 2: Reglas para la suma binaria

En la figura 2 se indican las reglas que rigen la suma binaria y en la figura 3 se

muestra un circuito lgico llamado semisumador, que suma 2 bits (A y B) que
genera un bit de suma y un bit de acarreo cuando este se produce.

La operacin de un semisumador como el anterior mostrado en la figura se puede

sintetizar mediante las siguientes 2 operaciones booleanas: S=A(xor)B (suma)
Co=AB (acarreo) Para realizar una suma binaria donde se tenga presente un carry
de entrada se debe implementar un circuito que tenga presente esta nueva
variante; como es el caso del sumador completo.

El sumador completo tiene 3 entradas que se suman y son: A, B, y Cin (entrada de

arrastre), y las salidas habituales S y Co (suma y salida de arrastre)
 Figura 3: Semisumador

Figura 4: Sumador completo

RESTA BINARIA

Figura 5: Resta binaria

La resta o sustraccin de nmeros binarios es similar a los nmeros decimales. La

diferencia radica en que, en binario, cuando el minuendo es menor que el
sustraendo, se produce un prstamo o borrow de 2, mientras que en decimal se
produce un prstamo de 10.

Al igual que en la suma, el proceso de resta binaria, se inicia en la columna

correspondiente a la de los dgitos menos significativos. En la figura 5 se indican las
reglas que rigen la resta binaria y en la figura 6 se muestra un circuito lgico,
llamado semirrestador (HS), que sustrae un B de un bit A y suministra un bit de
diferencia (Di) y un bit de prstamo (Bo).

La operacin de un Semirrestador como el mostrado en la figura anterior se puede

resumir mediante las 5 ecuaciones booleanas:

Di=AB(neg)+A(neg)B= A(xor)B (diferencia) Bi=A(neg).B (borrow)

En la figura siguiente se muestra el proceso de resta de 2 nmeros binarios de 5

bits. El objeto de esta operacin es ilustrar el manejo de los prstamos y plantear
la necesidad de un restador completo de 2 bits que tenga, como entradas, el
minuendo, el sustraendo, y el prstamo anterior y ofrezca como salidas, la
diferencia y el prstamo, si existe.

En la figura 7 se muestra el diagrama de bloques, conexin en bloques utilizando

semirrestadores y una puerta OR y el diagrama lgico de un restador completo.
 Figura 6: Semirrestador

Figura 7: Restador completo

SUMADORES Y RESTADORES EN PARALELO

Los circuitos que realizan operaciones en paralelo son ms rpidos en sus
respuestas, casi inmediatos para dar un resultado.

Para el caso de un sumador se toma el bit LSB de cada una de las palabras que
vayan a ser sumados y se llevan hacia las dos entradas de un semisumador (HA);
donde la salida de suma puede mandarse a un visualizador el cual sera el LSB del
resultado de la suma y la otra salida es la del CARRY OUT.

Esta es llevada a un sumador completo (FA), el cual tiene presente 3 entradas que
son : los dos bits consecutivos a los LSB de cada palabra binaria y un arrastre o
acarreo de entrada que como mencionamos viene del semisumador (CARRY IN).

De ahora en adelante en este ejercicio tomado como ejemplo (ver figura 9) las
conexiones que se harn de la forma ya descrita (teniendo presente 3 entradas a
sumar) con la nica variante de que el CARRY IN ya no viene de un semisumador;
sino de un sumador completo y, habr igual numero de sumadores completos como
bits menos 1 tengan las palabras binarias a sumar, debido a que el primer
dispositivo a sumar es un semisumador.

El CARRY OUT del ultimo sumador debe mandarse a un visualizador "en este caso"
para tener presente el ultimo arrastre que se pueda generar.
 Figura 8: Sumador paralelo

Si aun te preguntas donde esta la conexin en paralelo regresa a la figura anterior

y observa que los bits que son sumados (en HA y/o FA) son aquellos que tiene el
mismo peso o valor por posicin en cada uno de las palabras binarias.
RESTADORES

La columna del 1 de la figura que se muestra al final utiliza un semirrestador (HS).

Las columnas del 8,4 y 2 utilizan restadores completos (FS). Cada una de las
salidas Di de los restadores esta conectada a un indicador de salida para mostrar la
diferencia.

Las lneas de prstamo conectan la salida Bo de un restador a la entrada Bin del

siguiente bit mas significativo. Las lneas de prestamos siguen las pista de los
muchos prestamos de la resta binaria. Este tipo de restador da una respuesta casi
inmediata.

Figura 9: Restador paralelo

CIRCUITOS PRCTICOS
Estos circuitos no son mas que una estandarizacin de la circuitera empleada para
el caso de los sumadores completos (FS) que el FA trabaja como HA.

Figura 10: Sumador paralelo prctico

SUMADORES PARA LA RESTA

En una resta binaria estn involucradas tres variables bien definidas: Minuendo,
Sustraendo y Diferencia. Segn la ley de la resta, estos parmetros se relacionan
as:

Minuendo - Sustraendo = Diferencia

La resta de dos nmeros se puede expresar tambin como la suma del minuendo
mas el negativo del sustraendo, es decir:

Minuendo + (-Sustraendo) = Diferencia

Por ejemplo, la resta de 10 menos 5 se puede expresar como:

10 + (-5) = 5

Aplicando esta definicin, es posible implementar la resta sumando el negativo del

sustraendo al minuendo. Surge entonces una nueva forma en que podemos realizar
la resta binaria, la cual se rige por las siguientes reglas:

o Cambiar el sustraendo a su forma en complemento a 2.

o Sumar el minuendo al sustraendo en complemento a 2.
o No considerar el overflow (rebose). Se descarta el MSB, y los bits
restantes indican la diferencia binaria.
 Figura 11: Restador de 4 bits utilizando sumadores completos

La razn por la cual el circuito anterior funciona como restador , se debe a que los
cuatro inversores convierten el sustraendo binario a su complemento a 1 (cada 1 es
cambiado a 0 y cada 0 a 1). El nivel alto de la entrada Cin en el FA del 1 es lo
mismo que sumar +1 al sustraendo. El minuendo y el sustraendo en complemento
a 2 se suman. El terminal Co del ultimo FA se descarta (overflow).

SUMADORES/RESTADORES

Figura 12: Sumador/restador de 4 bits

Si observamos los dos ltimos grficos podemos apreciar que estos circuitos son
muy parecidos por lo que nos queda fcil implementar un circuito que realice las
dos operaciones tratadas (suma y resta).

El circuito Sumador/Restador mostrado en la figura 12 tiene una entrada adicional

denominada MODO DE CONTROL. Si esta entrada est en un nivel bajo (0 lgico),
las cuatro puertas XOR no tienen efecto en el dato de las entradas B (el dato pasa a
travs de las puertas XOR y no es invertido).

La entrada Cin del primer FA es mantenido en un nivel BAJO, lo cual hace que este
primer FA trabaje como semisumador. Cuando la entrada de Modo de Control esta
en un nivel alto (1 lgico), las cuatro XOR actan como inversores.

Se invierte el sustraendo (entradas B). La entrada Cin del primer FA esta en un

nivel ALTO, lo que es lo mismo que sumar +1 al sustraendo en complemento a 1.
La diferencia (resultado) se puede apreciar en los visualizadores.

FLIP-FLOPS
Los circuitos lgicos se clasifican en dos categoras. Los grupos de puertas descritos
hasta ahora, y los que se denominan circuitos lgicos secunciales. Los bloques
bsicos para construir los circuitos lgicos secunciales son los flip -flops. La
importancia de los circuitos lgicos se debe a su caracterstica de memoria.

Los flip - flops tambin se denominan "cerrojos", "multivibradores biestables" o

"binarios".

FLIP-FLOPS RS

Este es el flip - flop bsico, su smbolo es el siguiente:

Figura 1: Smbolo lgico de un flip-flop SR

El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del

smbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica
por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas
complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0.

El flip-flop RS se puede construir a partir de puertas lgicas. A continuacin

mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado
veremos su tabla de verdad correspondiente.

Figura 2: Circuito equivalente de un flip-flop SR

Entradas Salidas
Modo de operacin
R S Q Q
Prohibido 0 0 1 1
 Set 0 1 1 0
Reset 1 0 0 1
Mantenimiento 1 1 No cambia
Tabla 1: Tabla de verdad del flip-flop SR

Observar la realimentacin caracterstica de una puerta NAND a la entrada de la

otra. En la tabla de la verdad se define la operacin del flip-flop. Primero
encontramos el estado "prohibido" en donde ambas salidas estn a 1, o nivel ALTO.

Luego encontramos la condicin "set" del flip-flop. Aqu un nivel BAJO, o cero
lgico, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1.
Seguidamente encontramos la condicin "reset". El nivel BAJO, o 0, activa la
entrada de reset, borrando (o poniendo en reset) la salida normal Q.

La cuarta lnea muestra la condicin de "inhabilitacin" o "mantenimiento", del flip-

flop RS. Las salidas permanecen como estaban antes de que existiese esta
condicin, es decir, no hay cambio en las salidas de sus estados anteriores. Indicar
la salida de set, significa poner la salida Q a 1, de igual forma, la condicin reset
pone la salida Q a 0.

La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden

conseguir a travs de circuitos integrados.

FLIP-FLOPS RS SINCRONO

El flip-flop RS es un dispositivo asncrono. No opera en conjuncin con un reloj o

dispositivo de temporizacin. El flip-flop RS sncrono opera en conjuncin con un
reloj, en otras palabras opera sincronizadamente. Su smbolo lgico se muestra a
continuacin. Es igual a un flip-flop RS aadindole una entrada de reloj.

Figura 3: Smbolo de un flip-flop SR sncrono

El flip-flop RS sncrono puede implementarse con puertas NAND. En las siguientes

ilustraciones vemos primero como se aaden dos puertas NAND al flip-flop RS para
construir un flip-flop RS sncrono. Las puertas NAND 3 y 4 aaden la caracterstica
de sincronismo al cerrojo RS. La tabla de la verdad nos muestra la operacin del
flip-flop RS sncrono.

El modo de mantenimiento se describe en la primera lnea de la tabla de la verdad.

Cuando un pulso de reloj llega a la entrada CLK (con 0 en las entradas R y S), las
salidas no cambian, permanecen igual que antes de la llegada del pulso de reloj.
Este modo tambin puede llamarse de "inhabilitacin" del FF. La lnea 2 es el modo
de reset.

La salida normal Q se borrar cuando un nivel ALTO active la entrada R y un pulso

de reloj active la entrada de reloj CLK. Si R=1 y S=0, el FF no se pone a 0
inmediatamente, esperar hasta que el pulso del reloj pase del nivel BAJO al ALTO,
y entonces se pone a 0. La lnea 3 de la tabla describe el modo set del flip-flop. Un
nivel ALTO activa la entrada S (con R=0 y un pulso de reloj en el nivel ALTO),
poniendo la salida Q a 1.
La lnea 4 de la tabla de verdad es una combinacin "prohibida" todas las entradas
estn en 1, no se utiliza porque activa ambas salidas en el nivel ALTO.

Figura 4: Circuito elctrico equivalente de un flip-flop SR sncrono

ENTRADAS SALIDAS
Modo de operacin
CLK S R Q Q

Mantenimiento 0 0
No cambia
Reset 0 1 1 1
Set 1 0 1 0
Prohibido 1 1 1 1
Tabla 2: Tabla de verdad de un flip-flop SR sncrono

Las formas de ondas, o diagramas de tiempo, se emplean mucho y son bastante

tiles para trabajar con flip-flop y circuitos lgicos secunciales. A continuacin
mostraremos un diagrama de tiempo del flip-flop RS sncrono.

Las 3 lneas superiores representan las seales binarias de reloj, set y reset. Una
sola salida Q se muestra en la parte inferior. Comenzando por la izquierda, llega el
pulso de reloj 1, pero no tiene efecto en Q porque las entradas R y S estn en el
modo de mantenimiento, por tanto, la salida Q permanece a 0.

En el punto a del diagrama del tiempo, la entrada de set se activa en el nivel ALTO.
Despus de cierto tiempo en el punto b, la salida se pone a 1. Mirar que el flip-flop
ha esperado a que el pulso 2 pase del nivel BAJO a ALTO antes de activar la salida
Q a 1. El pulso est presente cuando las entradas R y S estn en modo de
mantenimiento, y por lo tanto la salida no cambia. En el punto C la entrada de reset
se activa con un nivel ALTO.

Un instante posterior en el punto d la salida Q se borra se pone a 0, lo cual ocurre

durante la transicin del nivel BAJO a ALTO del pulso del reloj. En el punto e est
activada la entrada de set, por ello se pone a 1 la salida Q en el punto f del
diagrama de tiempos. La entrada S se desactiva y la R se activa antes del pulso 6,
lo cual hace que la salida Q vaya al nivel BAJO o a la condicin de reset.

El pulso 7 muestra que la salida Q sigue a las entradas R Y S todo el tiempo que el
reloj est en ALTA. En el punto g del diagrama de tiempos, la entrada de set (S) va
a nivel ALTO y la salida Q alcanza tambin el nivel ALTO. Despus la entrada S va a
nivel BAJO. A continuacin en el punto h, la entrada de reset (R) se activa por un
nivel ALTO. Eso hace que la salida Q vaya al estado de reset, o nivel BAJO.
La entrada R entonces vuelve al nivel BAJO, y finalmente el pulso de reloj finaliza
con la transicin del nivel ALTO al BAJO. Durante el pulso de reloj 7, la salida
estuvo en el nivel ALTO y despus en el BAJO. Observar que entre los pulsos 5 y 6
ambas entradas R y S estn a 1. La condicin de ambas entradas R y S en el nivel
ALTO, normalmente, se considera un estado prohibido para el flip-flop. En este caso
es aceptable que R y S estn en el nivel ALTO, porque el pulso de reloj est en el
nivel BAJO y el flip-flop no est activado.

Figura 5: Diagrama de pulsos

FLIP-FLOP D
El smbolo lgico para un flip-flop D es el siguiente:

Figura 6: Smbolo lgico de un flip-flop D

Tiene solamente una entrada de datos (D), y una entrada de reloj (CLK). Las
salidas Q Y 1. Tambin se denomina " flip-flop de retardo ".

Cualquiera que sea el dato en la entrada (D), ste aparece en la salida normal
retardado un pulso de reloj. El dato se transfiere durante la transicin del nivel
BAJO al ALTO del pulso del reloj.

FLIP-FLOP JK
El smbolo lgico para un flip-flop JK es el siguiente:

Figura 7: Smbolo lgico de un flip-flop JK

Este flip-flop se denomina como "universal" ya que los dems tipos se pueden
construir a partir de l. En el smbolo anterior hay tres entradas sncronas (J, K y
CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el
dato de las entradas a las salidas.

A continuacin veremos la tabla de la verdad del flip-flop JK:

ENTRADAS SALIDAS
Modo de operacin
 Tabla 3: Tabla de verdad para un flip-flop JK

Observamos los modos de operacin en la parte izquierda y la tabla de la verdad

hacia la derecha. La lnea 1 muestra la condicin de "mantenimiento", o
inhabilitacin. La condicin de "reset" del flip-flop se muestra en la lnea 2 de la
tabla de verdad. Cuando J=0 y K=1 y llega un pulso de reloj a la entrada CLK, el
flip-flop cambia a 0(Q=0).

La lnea 3 muestra la condicin de "set" del flip-flop JK. Cuando J=1 y K=0 y se
presenta un pulso de reloj, la salida Q cambia a 1. La lnea 4 muestra una condicin
muy difcil para el flip-flop JK que se denomina de conmutacin.

DISPARO DE LOS FLIP-FLOPS

La mayor parte de los complicados equipos digitales operan como un sistema
secuencial sncrono, lo que sugiere que un reloj maestro enve las seales a todas
las partes del sistema para la operacin del mismo. Un tren de pulsos de reloj,
tpico, se muestra en la siguiente figura.

Figura 8: Disparo de los flip-flops

La distancia horizontal en la onda es el tiempo y la distancia vertical es la tensin.

En la figura 8 la tensin est primero en el nivel BAJO, o GND (tierra), tambin

denominado 0 lgico.

El pulso de a muestra el "flanco anterior" o "flanco positivo" de la forma de onda,

que va de la tensin GND a +5 V. Este flanco tambin se denomina de BAJA a ALTA
(L a H). En la parte derecha del pulso a, la onda cae de +5 V a GND.

Este flanco tambin se denomina de ALTA a BAJA ( H a L) del pulso de reloj,

aunque tambin se conoce como " flanco negativo " o "flanco posterior " del pulso
de reloj

MULTIVIBRADORES ASTABLES: RELOJES

Un multivibrador ( MV) es un circuito generador de pulsos que produce una salida
de onda rectangular, se clasifican en: astables, biestables o monoestables.

Los MV astables tambin se denominan " multivibradores autnomos ", el MV

astable genera un flujo de pulsos continuos como lo vemos a continuacin.

Figura 9: Multivibrador Astable

MULTIVIBRADORES BIESTABLES

Los MV biestables tambin se pueden llamar " flip-flops ". El MV biestable est
siempre en uno de dos estados estables ( set o reset). La idea bsica de un MV
biestable es que el pulso de entrada produzca en la salida un cambio de nivel BAJO
al ALTO, como lo vemos a continuacin.

Figura 10: Multivibrador biestable

MULTIVIBRADORES MONOESTABLES

Los MV mono estables tambin se denominan "multivibradores de un disparo".

Cuando se dispara el monoestable, este produce un pulso de corta duracin, como
lo vemos a continuacin.

Figura 11: Multivibrador monoestable

CONTADORES
Son circuitos digitales lgicos secunciales de salida binaria o cuenta binaria,
caracterstica de temporizacin y de memoria, por lo cual estn constituidos a base
de flip-flops.

CARACTERSTICAS IMPORTANTES

o Un nmero mximo de cuentas (mdulo del contador)

o Cuenta ascendente o descendente.
o Operacin sncrona o asncrona.
o Autnomos o de auto detencin.

UTILIDAD

Se utilizan para contar eventos.

Ejemplos:

o nmero de pulsos de reloj.

o medir frecuencias.
o Se utilizan como divisores de frecuencia y para almacenar datos.
Ejemplo: en un reloj digital.
o Se utilizan para direccionamiento secuencial y algunos circuitos
aritmticos.

CONTADORES DE RIZADO
Son dispositivos contadores que tienen conectados los flip-flops en forma asncrona,
es decir, que no, tienen conectadas las entradas de reloj (CLK) en paralelo, sino
que tiene que esperar que el primer flip-flop, al activarse por el pulso conmute
generando una salida, la cual active o coloque en modo de conmutacin al siguiente
flip-flop, el cual con el siguiente pulso conmuta activando al siguiente y asi
sucesivamente.

El modo de conmutacin en los flip-flop se consigue colocando las entradas J y K en

ALTA (1 lgico).

El mdulo de un contador est determinado por la cuenta mxima a la que es

diseado, es decir, si el contador es diseado para que cuente de 0 a 15 su mdulo
es el 16 (contador mdulo 16) y simplificado se denomina contador mod-16, si es
diseado para contar de 0 a 9 ser un contador mdulo 10 o mod-10, etc.

CONTADOR DE RIZADO MODULO- 16.

Este contador se encuentra constituido por flip-flop JK en modo de conmutacin al

mantener presente en las entradas J y K un 1 lgico y conectados entre si de forma
asncrona, es decir, que la salida del flip-flop 1 (FF1) est conectada de forma
directa a la entrada de reloj del siguiente flip-flop 2 (FF2)

Los indicadores de salida dan una seal binaria, donde el indicador A (QA) es el LSB
(Bit Menos Significativo), el indicador D (QD) es el MSB (Bit Ms Significativo).

Figura 1: Contador de rizado mod-16

El circulito en la entrada de reloj (CLK) de los fip-flops, nos indica que trabajan o
conmutan con lgica negativa, es decir, que se activan en la transicin de ALTA a
BAJA (flanco posterior) del pulso de reloj y la salida del FF1 (QA) va del nivel BAJO
al ALTO dando como resultado la cuenta binaria 0001.

En el pulso 2, en la transicin del nivel ALTO a BAJO, FF1 se desactiva pasando su

salida del nivel ALTO a BAJO, activando el FF2, conmutando la salida del nivel BAJO
a ALTO generando la cuenta 0010, en el pulso 3 del reloj se activa FF1 generando
la salida 0011, porque FF2 se encuentra en mantenimiento teniendo su salida (QB)
activada, en el siguiente pulso se incrementa la cuenta a 0100, segn se observa
en el diagrama de tiempo de la figura 2.

Cuenta Cuenta Cuenta Cuenta

decimal binaria decimal binaria
 0 0 0 0 0 8 1 0 0 0

1 0 0 0 1 9 1 0 0 1

2 0 0 1 0 10 1 0 1 0

3 0 0 1 1 11 1 0 1 1

4 0 1 0 0 12 1 1 0 0

5 0 1 0 1 13 1 1 0 1

6 0 1 1 0 14 1 1 1 0

7 0 1 1 1 15 1 1 1 1
Tabla 1: Secuencia de un contador mod-16

Figura 2: Diagrama de tiempos de un contador mod-16

CONTADORES PARALELOS
Con este tipo de contadores se elimina o se atenua el retardo que se presenta en
los contadores asncronos, donde se tiene que esperar que un flip-flop active al
otro.

Este efecto se consigue conectando el reloj directamente a las entradas de reloj

(CLK) de los flip-flops, es decir, conectando los pulsos de reloj en paralelo
(sincrnicamente) y las salidas de los flip-flops a las entradas J y K de los mismos.

CONTADOR PARALELO DE 3 BITS MOD-8.

Figura 3: Contador paralelo mod-8

Tambin est construido a base de flip-flops JK, los cuales tienen conectadas sus
entradas de reloj en paralelo y sus salidas QA, va conectada a las entradas J y K del
siguiente flip-flop (FF2) y asi sucesivamente por lo que estara en modo de
mantenimiento hasta que la salida del FF1 les de un 1 lgico lo que los colocara en
modo de conmutacin a FF2, al estar las entradas del reloj en paralelo, la transicin
del primer pulso del nivel ALTO a BAJO, FF1 se activa mientras que FF2 se coloca
en modo de conmutacin y FF3 sigue en mantenimiento generando la cuenta 001.

En el segundo pulso FF1 se desactiva y FF2 conmuta generando la salida 010, si en

el tercer pulso estuviera la salida FF2 conectada directamente a las entradas J y K
del FF3 se generara la cuenta mxima 111, por que el FF2 se encuentra en estado
de mantenimiento en este caso activado por el pulso anterior, teniendo en modo de
conmutacin a FF3 el cual, junto con FF1 se activara en el pulso 3.

Para evitar este inconveniente se conecta la salida del FF1 y del FF2 a las entradas
de una puerta AND y las salidas de la puerta AND a las entradas J y K de FF3,
colocndolo en modo de conmutacin solamente cuando FF1 y FF2 estn activados,
es decir, en el pulso 3. Generando en el pulso 4 de reloj que se desactiven FF1 y
FF2 y se active FF3 generando la cuenta 100 y en los siguientes pulsos se
generarn.

El resto de cuenta como se muestra en el diagrama de tiempo de la figura 4.

Cuenta Binaria Cuenta decimal

0 0 0 0

0 0 1 1

0 1 0 2

0 1 1 3

1 0 0 4

1 0 1 5

1 1 0 6

1 1 1 7
Tabla 2: Secuencia de un contador mod-8

Figura 4: Diagrama de tiempos de un contador mod-8

CONTADOR DE RIZADO MOD-6.

Para conseguir este tipo de contador de bits, se utiliza una entrada de reset o
borrado la cual se activa inmediatamente despus de la cuenta ms alta que se
necesite, en este caso en la cuenta 110, colocando los flip-flops en 0 lgico. En la
figura 5 se muestra el esquema de un contador mod-6.
 Figura 5: Esquema lgico de un contador de rizado mod-6

Este trabajo de activar las entradas de reset de cada flip-flop lo realiza una puerta
NAND la cual da un 0 lgico a las entradas de reset. Al recibir en las entradas de la
NAND los 1 lgicos de las salidas del FF2 y del FF3 colocando en 0 lgico todos los
flip-flops y as el contador comienza de nuevo a contar desde 000 hasta 101 o
inversamente si es de cuenta descendente.

C B A Cuenta decimal
0 0 0 0

0 0 1 1

0 1 0 2

0 1 1 3

1 0 0 4

1 0 1 5
1 1 0
RESET
1 1 1
Tabla 3: Secuencia de un contador mod-6

Figura 6: Diagrama de tiempos del contador mod-6

El retardo que es causado en el pulso 6 cuando va del nivel ALTO a BAJO hasta que
FF2 y FF3 son puestos a 0 en el punto B del diagrama de tiempo, se le denomina
tiempo de propagacin y ste depende del retardo de propagacin del flip-flop y de
la puerta que se est utilizando, este retardo de propagacin en la familia TTL es
del orden de unos 30ns (nanosegundos). En las otras familias son mayores.

CONTADOR DCADA (CUENTA DECENAS)

Es uno de los ms utilizados, esta construido a base de 4 flip-flops JK y una puerta
NAND la cual pone en 0 los flip-flops al llegar la cuenta mxima (1010). Como se
sabe un contador de 4 bits, llega a una cuenta mxima binaria de 1111 que
equivale a 16 en decimal, por lo que la puerta NAND debe activarse
inmediatamente despus de la cuenta 1001 0 9 en decimal para que el contador
sea mod-10.

Figura 7: Diagrama lgico de un contador dcada rizado

Entonces, como la cuenta inmediatamente despus de 1001 es 1010, entonces se

conectan las entradas de la puerta NAND a las salidas de FF2 (QB) y FF4 (QD) que
al mandar los unos a las entradas de la NAND, la activan enviando un pulso a las
entradas de reset (borrado o CLR) de los flip-flops colocndolos en cero y
reinicializando la cuenta.

Figura 8: Smbolo lgico simplificado de un contador dcada

CONTADORES DESCENDENTES
Son los contadores en los cuales su cuenta va en sentido inverso a la normal, es
decir, de 16 a 0 o en binario de 1111 a 0000. (si es de mod-16)

CONTADOR DE RIZADO DESCENDENTE DE 3 BITS

Esta diseado similarmente a los dems contadores, con la diferencia que este trae
en los flip-flops una salida negada (1), la cual da el pulso contrario a la salida
normal (Q), es decir, cuando Q es positivo, 1 es negativo. Esta salida 1 es la que va
a ir conectada a la entrada de reloj (CLR) de los otros flip-flops, de resto todas las
conexiones son iguales como se muestra en la figura 9.
 Figura 9: Contador de rizado descendente de 3 bits

El funcionamiento es el siguiente:

al tener los 3 flip-flops sus entradas J y K en estado de conmutacin (ambas

entradas en ALTO) y sus salidas Q activadas o en estado de SET en los flip-flops, al
llegar el primer pulso en la transicin de ALTO a BAJO, el FF1 conmuta, con lo cual
Q va del nivel ALTO a BAJO y 1 va del nivel BAJO al ALTO y la cuenta pasa de 111 a
110 (de 7 a 6 en decimal), en el pulso 2 en la transicin de ALTO a BAJO, FF1
comuta con lo cual la salida Q va del nivel BAJO al ALTO y la salida 1 va del nivel
BAJO al ALTO y se genera la cuenta 101 (5 en decimal) y as hasta llegar a la
cuenta mxima, que en este caso es 0000 como se muestra en el diagrama de
tiempo

Figura 10: Diagrama de tiempos de un contador descendente de 3 bits

CONTADORES CON CI TTL

Son circuitos integrados donde vienen incluidos los flip-flops conectados segn el
tipo de contador y las puertas. Estos contadores se pueden llamar de propsito
general. El CI 74192 es un contador reversible BCD sncrono TTL, es decir, mdulo-
10. Tiene doble entrada de reloj, una para cuenta ascendente y una para cuenta
descendente que conmutan en la transicin del nivel BAJO al nivel ALTO del pulso.

La entrada de borrado sncrono se activa en nivel ALTO colocndo las salidas en

nivel BAJO (0000) y se inicializa en cualquier nmero que se cargue en las entradas
de datos en forma binaria y se transfieren asncronamente a la salida BCD (A=QA,
B=QB, C=QC, D=QD). La salida de arrastre se utiliza para conectar en cascada
serie varios contadores.
 Figura 11: Smbolo del contador 74192

Figura 12: Conexin en cascada de dos contadores de 0 a 99

CONTADOR BINARIO DE 4 BITS TTL 7493.

El contador 7493 utilizan 4 flip-flops JK en modo de conmutacin, con entradas de

reloj P0 y P1 en donde P1 es la entrada de reloj del segundo flip-flop por lo que
para formar un contador de 4 bits mod-16 hay que conectar la salida del primer
flip-flop de manera externa (puente) con la entrada P1, quedando P0 como la
entrada de reloj del contador.

Tambin tiene dos entradas de reset (MR1 y MR2) las cuales no se deben dejar
desconectadas (flotando) porque, como estas se activan en ALTA, al estar flotando
toman un nivel ALTO lo que mantendra en reset al contador.

Figura 13: Contador 7493

CONTADOR CMOS 74HC393

El CI 74HC393 es un doble contador binario de 4 bits. Esta construido a base del

flip-flop T. Las entradas de reloj (1P y 2P) son activadas por flanco posterior, o
sea, en la transicion de ALTO a BAJO del pulso de reloj.

Las entradas de reset (1MR y 2 MR) del maestro en el contador se activan en nivel
ALTO, las salidas se etiquetan desde Q0 a Q3, siendo Q0 el LSB y, Q3 el MSB del
numero binario de 4 bits. Requiere una fuente de alimentacion de 5V DC y viene en
un CI DIP de14 patillas.
 Figura 14: Diagrama lgico del contador CMOS 74HC393

CONTADOR CMOS CI 74HC193

El CI 74HC193 es un contador reversible sncrono de 4 bits preinicializable como lo

muestra la hoja de datos.

Figura 16: Contador CMOS 74HC193

Tiene 2 entradas de reloj (CPU y CPD), que se activan en la transicin del nivel
BAJO al ALTO del pulso de reloj, la entrada CPU es para la cuenta ascendente (UP)
y la entrada CPD es para la cuenta descendente (D), por lo que dependiendo si el
contador que se necesite se conecta al nivel alto o +5V.

Los modos de operacin del contador CMOS 74HC193 se muestran en la tabla de

verdad 5. El modo de reset borra asncronamente las salidas (Q0 a Q3) al binario
0000 activndose en ALTO el cual puede ser un pulso de corta duracin.

Las entradas de carga de datos en paralelo (D0 a D3) se utilizan para programar un
nmero en binario desde donde se quiere que empiece a contar de nuevo al activar
la entrada de carga en paralelo (P)) con un nivel BAJO y los datos son transferidos
asncronamente a las salidas (Q0 a Q3). Las salidas de arrastre T5 y T generan
un pulso negativo, para la conexin en cascada de contadores, ya sea en forma
ascendente o en forma descendente la cuenta de estos.

El contador 74HC193 viene en un DIP de 16 patillas y opera con una tensin de

alimentacin de +5V DC.

DIVISIN DE FRECUENCIA: EL RELOJ DIGITAL.

En un contador digital de salida binaria el retraso que se forma al activarse cada
flip-flop a determinado pulso de reloj, en realidad es una divisin de frecuencia, por
ejemplo, en un contador de 4 bits la salida QA divide la frecuencia en 2 porque
necesita un pulso para activarse y otro para desactivarse, la salida QB divide en 4
la frecuencia del reloj de entrada porque tiene que esperar que pasen los 2 pulsos
en la salida QA para poder activarse y otros 2 pulsos para desactivarse, la salida QC
es una salida que divide por 8 y la salida QD divide por 16.

Figura 20: Diagrama de bloques de un reloj digital.

El reloj digital utiliza los contadores como divisores de frecuencia y acumuladores

de cuenta. La funcin del contador como acumulador de cuentas es contar los
pulsos de entrada y sirve como memoria temporalmente mientras muestra la hora
actual que es decodificada y pasada a los visualizadores de hora.

Los contadores como divisores de frecuencia tienen en su entrada una onda

cuadrada de 60 Hz, el bloque divisor por 60, es construido por un contador divisor
por 6, conectado a un contador divisor por 10.

Figura 21: Contador divisor por 60

El contador divisor por 6 transforma los 60 Hz en 10 hz y el contador divisor por 10

transforma los 10Hz en 1Hz o 1 pulso por segundo. El contador divisor por 10 es
construido con un CI 7493 por lo que la primera conexin que se debe hacer es un
puente entre Q0 y P1 para convertirlo en un contador de 4 bits, en segundo lugar
el CI debe convertirse en un contador decadal (mod-10) como se explico
anteriormente, conectando Q3 y Q1 a las 2 entradas de reset.

El contador divisor por 6 es hecho con un CI 7493 conectando la entrada de reloj a

P1, es decir, que el primer flip-flop (entrada P0) no se utiliza. Los acumuladores
de cuenta de 0 a 59 son 2 contadores en donde uno es un contador mod-10 para
acumular las unidades (0 al 9) de los segundos y el otro es un contador mod-6 que
recibe el pulso de arrastre del mod-10 para contar las decenas de los segundos.
Los decodificadores/excitadores sirven para decodificar la salida BCD al visualizador
de 7 segmentos.

REGISTROS DE DESPLAZAMIENTO
Es un circuito digital que acepta datos binarios de una fuente de entrada y luego los
desplaza, un bit a la vez, a travs de una cadena de flip-flops.

Este sistema secuencial es muy utilizado en los sistemas digitales. Un ejemplo de

esto se ve en las calculadoras comunes, donde al escribir una cifra de varios
nmeros, se nota que el primer nmero pulsado le cede espacio a los dems
corrindose a la izquierda, donde adems se nota que hay caractersticas de
memoria porque se mantienen visualizados los nmeros pulsados.

Los registros de desplazamiento son construidos a partir de flip-flops. Adems de

tener caractersticas de memoria y la funcin de desplazar datos, tambin se
utilizan para convertir datos serie a paralelo y paralelo a serie.

Figura 1 Ejemplo de registro de desplazamiento

Un mtodo de identificar los registros de desplazamiento es por la forma en que se

introducen y leen los datos en la unidad de almacenamiento.

Existen cuatro categoras de registro de desplazamiento.

Entrada serie/Salida serie

Entrada serie/Salida paralelo

 Entrada paralelo/Salida serie

Entrada paralelo/Salida paralelo

Figura 2 Tipos de registros de desplazamiento

REGISTRO DE DESPLAZAMIENTO DE CARGA SERIE.

Estos registros se denominan de carga serie porque los datos entran secuencial
mente a travs del primer flip-flop.

Figura 3: Registro de desplazamiento carga serie

La figura 3 ilustra un sencillo registro de desplazamiento serie de 4 bits que tiene

las siguientes caractersticas:

Esta construido a partir de flip-flops tipo D

La entrada de datos se hace en FF1 (entrada serie).
La entrada de borrado (CLR) esta conectada en paralelo a
todos los flip-flops y se activa en el nivel BAJO.
La entrada de reloj (CLK) esta conectada en paralelo a los flip-
flops que se accionan con el flanco positivo del tren de pulso.
Cada salida de los flip-flops tiene indicadores de salida (salida
paralelo).

Funcionamiento.

El diagrama de tiempo ilustra claramente su funcionamiento.

Figura 4: Diagrama de tiempo para un registro de desplazamiento a la derecha, de
carga serie de 4 bits.

Primero colocamos la entrada de borrado a 1 y colocamos un 1 en la entrada de

datos.

Con el pulso de reloj 1 (flanco positivo) la entrada de 1 del

FF1 se transfiere a la salida de este FF. En la salida se lee
entonces 1000 (A = 1, B = 0, C = 0, D = 0).
Colocamos un cero en la entrada de datos de FF1 y pulsamos
la entrada de reloj una segunda vez. La salida ser 0100 (A =
0, B = 1, C = 0, D = 0).
Seguimos haciendo el mismo procedimiento y comprobamos
que en el pulso de reloj 5 el dato se pierde fuera del registro.
De los pulsos del 6 al 9 repetimos el mismo procedimiento,
pero antes del pulso 9 introducimos un 1 en la entrada de
datos y con el pulso de reloj 9 se visualizar 1001.
En los pulsos de reloj del 10 al 12 mantenemos la entrada de
FF1 activada y comprobamos que en el pulso de reloj 12 la
salida ser 1111.

REGISTRO DE DESPLAZAMIENTO DE CARGA PARALELO.

Estos registros se denominan de carga paralelo porque cada flip-flop tiene una
entrada preset (PS) en paralelo que es por donde se introducen los datos. Tambin
tienen las entradas de reloj borrado y las salidas Q y 1.
 Figura 5: registro de desplazamiento carga paralelo

La figura 5 ilustra un diagrama lgico de un registro de desplazamiento a la

derecha, recirculante de carga paralelo de 4 bits.

Este diagrama se caracteriza porque tiene una realimentacin que va de la salida Q

de FF4 a la entrada J de FF1 y de 1 de FF4 a la entrada K de FF1 para evitar que los
datos se pierdan por el extremo derecho de este registro.

El diagrama de tiempo muestra su funcionamiento:

Figura 6: Diagrama de tiempos de un registro de desplazamiento carga paralelo

Primero accionamos la entrada de borrado para poner las

salidas a 0000 (punto a).
Se activan las entradas A y B de datos en paralelo. Como son
entradas asncronas van inmediatamente al nivel ALTO. En el
punto C desactivamos estas entradas. El registro de salida
ser 1100.
En el flanco posterior del pulso de reloj 1 los datos se
desplazan a la derecha dando como resultado (0110).
 En el pulso de reloj 3 la salida pasa de (0011) a (1001) debido
a la realimentacin que existe de Q de FF4 a J de FF1.
En el pulso de reloj 4 el registro de salida ser igual al del
comienzo (1100). Entonces se necesitara de 4 pulsos de reloj
para que recircule el a su posicin original.
En el punto e se acciona la entrada D que genera una salida
en FF4 (0001). Despus del pulso 6 el dato recircula a FF1.
Despus de 4 pulsos (6 a 9), el dato es el mismo que el
original (0001).

REGISTROS DE DESPLAZAMIENTO TTL

Los fabricantes de circuitos integrados ofrecen muchos registros de desplazamiento.
El que estudiaremos a continuacin es un registro de desplazamiento universal. El
smbolo lgico de bloques para el registro de desplazamiento /universal de 4 bits,
TTL 74194 se muestra en la figura 5.

Este registro tiene 10 entradas y 4 salidas; estas ultimas estn conectadas a la

salidas normales (Q) de cada flip flop en el circuito integrado.

Figura 7: Registro de desplazamiento TTL 74194

Observar que las 4 entradas del registro 74194 (A, B, C, D) son las entradas de
carga en paralelo las 2 entradas siguientes introducen los datos en el registro en
forma serie (o sea, cada vez un bit), estas son: entrada serie de desplazamiento a
la derecha (DCR). esta introduce los bits por la posicin A (QA) (es decir, el
visualizador A ) de esta forma el registro se ha desplazado hacia la derecha.

La entrada serie de desplazamiento a la izquierda (DCL) introduce los bits por la

posicin D (QD) (es decir visualizador D) y as el registro se desplaza hacia la
izquierda Las entradas del reloj (CLK) dispara los 4 flip-flops durante las transicin
L a H (bajo a alto) del pulso de reloj. Cuando la entrada de borrado (CLR) la
activamos con un nivel BAJO automticamente ponemos todos los flip-flops a cero.

Los controles de modo a travs de una red de puertas le indican al registro que
desplace a la izquierda, a la derecha, que cargue en paralelo, o no haga nada
(mantenimiento). Como todos los CIs TTL el 74194 tiene sus conexiones de
alimentacin +5V y GND, pero habitualmente esta no se indican en el smbolo
lgico.

Los modos de operacin del registro de desplazamiento son: reset, mantenimiento,

desplazamiento a la izquierda, desplazamiento a la derecha, y carga en paralelo. En
los registros de desplazamiento la forma de identificar las entradas y las salidas
varan de un fabricante a otro.

REGISTRO DE DESPLAZAMIENTO CMOS

Los fabricantes de circuitos integrados disponen de gran variedad de registros de

desplazamiento CMOS.

El que estudiaremos a continuacin es el CI 74HC164 es un registro de

desplazamiento de 8 bits entrada serie salida paralelo. El diagrama en bloques para
el registro de desplazamiento CMOS 74HC164 se muestra en la figura xx, este CI
viene encapsulado en forma de DIP de 14 patillas, opera con una fuente de
alimentacin de +5V DC y opera disparado con flanco y solo permite la entrada de
datos serie.

Figura 8: Registro de desplazamiento CMOS 74HC164

El CI CMOS 74HC164 es un registro de desplazamiento disparado por flanco, que

solo permite la entrada de datos en serie. Que proceden de cada uno de los 8 flip-
flops internos y, por cada flip-flop hay disponible una salida (Q0 a Q7).

Los datos se introducen bit a bit (serie) a travs de cada una de las 2 entradas de
datos (Dsa y Dsb) Estas 2 entradas pueden realizar la operacin AND. Esto significa
que una entrada puede utilizarse como entrada de habilitacin de datos activa en
un nivel ALTO, mientras que el dato serie se introduce por la segunda entrada de
dato.

Si no se necesita la habilitacin de entrada de datos, ambas entradas de datos

(DSa y DSb) se unen y se utilizan como nica entrada de datos serie. La entrada
del reloj (CP) desplaza una posicin a la derecha desde (Q0 a Q7) en la transicin
de nivel L a H (BAJO a ALTO). La entrada de reset maestro (MR) en el 74CH164 es
una entrada activa en nivel BAJO que reinicializa los 8 flip-flops y pone las salidas a
cero, esta es una entrada asncrona, que elimina las dems entradas. Los
fabricantes producen diversos registros de desplazamiento CMOS.

Si se conectan registros de desplazamiento que contengan flip-flop D, se pueden

utilizar los CI 4076 y 40174. El CI 4014 es un registro de desplazamiento esttico
de 8 etapas es un dispositivo de entrada serie salida paralelo.

El 4031 es un registro de desplazamiento esttico de 64 etapas. El registro de

desplazamiento de 4 bits 4035 es una unidad de desplazamiento entrada serie
salida paralelo. El registro de desplazamiento esttico de 8 bits 4034 es una unidad
universal de entrada/salida serie/paralelo bidireccional de 3 estados, con la que se
puede entrar y salir a las lneas del bus.

Tambin hay disponibles otros muchos registros de desplazamiento en las series

74H y 74HCT de CI CMOS.

La Memoria Ram
Las memorias de las microcomputadoras, son un ejemplo de la aplicacin de los
dispositivos de almacenamientos de datos llamados memorias.

El sistema de los MC esta compuesto por dispositivos de entradas como son los
teclados, escneres, etc. ; y dispositivos de salida como son el monitor y la impresora.
La unidad central de procesamiento CPU controla la operacin de la MC y procesa los
datos. La memoria interna de una MC esta constituida por tres tipos de memoria
semiconductoras. La memoria no voltil es llamada ROM ( memoria de solo lectura ) y
la memoria voltil es llamada RAM ( memoria de acceso aleatorio ) .

Los dispositivos de almacenamiento RAM y ROM vienen en forma de CI y estn

moteados en tarjetas de circuitos impresos.

La mayora de los datos son almacenados normalmente en dispositivos magnticos de

almacenamiento masivos, denominado disco flexible o disco duro .

RANDOM ACCESS MEMORY ( RAM )

La memoria RAM es una memoria voltil muy utilizadas en los MC para almacenar los
datos temporalmente, y tiene caractersticas de voltil debido a que pierde los datos
almacenados en ella cuando se desconecta de la alimentacin. La RAM se denomina
memoria de lectoescritura. La operacin de ubicar un dato y visualizarlo se denomina
lectura. Almacenar los datos se denomina escritura.
 Figura 2: Memorias RAM

La siguiente tabla es una representacin grfica del interior de una memoria de 32 bits.
Las 32 casilla estn organizadas en ocho grupos de cuatro bits y cada grupo de cuatro
bits es una palabra.

Direccin Bit Bit Bit Bit Direccin Bit Bit Bit Bit
D C B A D C B A
Palabra 0 Palabra 4
Palabra 1 Palabra 5 1 1 E 1
Palabra 2 Palabra 6
Palabra 3 Palabra 7

Tabla 1: Representacin de una memoria RAM de 8X4

Consideremos la memoria de figura como una RAM si la RAM estuviese en el modo de

escribir, el dato ( por ejemplo, 11 E 1 ) puede grabarse en la memoria en posicin 5 si la
RAM estuviese en el modo de leer , el dato puede ser ledo en la posicin indicada, la
RAM tambin es llamada SCRATCH - PAD , esta memoria es llamada de acceso
aleatorio debido a que puedes saltar de una palabra a otra en un solo paso.
La siguiente figura muestra el diagrama lgico de un sencillo CI RAM 74F189 TTL de
64 bits, este CI RAM esta construido con tecnologa Schottky TTL ms moderna, FAST,
una subfamilia que muestra una combinacin de rendimiento y eficiencia no alcanzada
por otras familias TTL.

Figura 3: Diagrama lgico del CI 74F189

Uno de los modos de operacin del 74F189 es el modo de escritura. Durante esta
operacin los 4 bits ubicados en la entrada de datos ( D3 , D2 , D1 , D0 ) se escriben en
la posicin de la memoria especificada por las entradas de direccin. Por ejemplo, para
escribir 11 E 1 en la posicin de la palabra 5 las entradas de datos deben ser D3 = 1, D =
E y D0 = 1 y las entradas de direccin deben ser A3 = E , A2 = 1 , A1 = AE = 1.
Igualmente la entrada de habilitacin de escritura WE debe estar en un nivel bajo y la
entrada de seleccin de pastilla CS debe estar en BAJO.

Otro modo de operacin es el modo de lectura para la RAM 74F189. Las entradas de
control C5 deben estar en un nivel BAJO y WE en ALTO.

A continuacin el contenido de la posicin direccionada aparecer en la salida de datos (

O3, O2, O ,Oo ) . debe entenderse que la operacin de lectura uno destruye el dato
almacenado , sino que saca una copia invertida de ese dato.

Tambin encontramos el modo de almacenamiento , ( store ) o de inhibicin.

Existiendo tipos de RAM bsicos , el esttico y el dinmico. Un ejemplo de RAM

esttico es la CI 74F189 esta RAM esttica pueden fabricarse utilizando tecnologa
bipolar o MOS. La RAM esttica utiliza un flip-flop, celda de memoria, y conserva la
informacin siempre que la alimentacin este conectada al integrado.

La RAM dinmica o DRAM son utilizados como unidades de gran capacidad de

memoria, una celda de RAM dinmica esta basada en un dispositivo MOS que al
almacenar un carga como lo hara un capacitor. Un inconveniente es que todas las
celdas deben ser recargadas cada pocos milisegundos para que no pierda los datos.
Los sistemas basados en microprocesador como las microcomputadoras,
convenientemente adecuadas almacena y transfiere los datos en grupos de ocho bits
llamadas bits.

Una SRAM muy popular es la 2114 fabricada con tecnologa MOS almacena 4.096 bits
organizados en 1.024 palabras de 24 bits cada una.

Con la conexin de dos RAM 2114 pueden conformar una memoria de 1.024 palabras
de ocho bits por palabra, a esto se le domina 1 KB de memoria.

Comnmente las RAM son valoradas mencionando algunas caractersticas distintivas

como son:

* Tamao ( en bits ) y organizacin ( palabra x bits por palabra ; por ejemplo ; la RAM
2114 seria de 4096 bits, o 1024 x 4
* Tecnologa utilizadas para la fabricacin del clip por ejemplo; NMOS para la RAAM
2114
* Tipo de salida ; esta ser ambas RAM para 2114, o como en otras que tienen salida de 3
estados
* Velocidad ( tiempo de acceso de la memoria ) para la RAM 2114 es de unos 50 a
450ns
* Tipo de memoria ( SRAM DRAM )

READ ONLY MEMORY ( ROM )

Generalmente las microcomputadoras debe almacenar informtico permanentemente en

forma de programas, en una memoria de solo lectura ROM.

Las ROM son memorias no voltiles porque no pierden sus datos cuando es
desconectadas de la alimentacin . las ROM son utilizadas en aplicaciones de alto
volumen de almacenamiento. Para aplicaciones de bajo volumen que utilizan diversas
memorias de solo lectura programables ( PROM ).

Anteriormente eran utilizadas las ROM fabricada con diodos, pero estas tenan muchos
inconvenientes debido a que sus niveles lgicos eran marginales y tenan una capacidad
de conexin muy limitada pues no tenan buffers de entrada y de salidas, que son
necesarios para trabajar con buses de datos y direcciones.

Actualmente las ROM pueden variar desde muy pequeas unidades hasta ROM de gran
capacidad. Las ROM se fabrican utilizando tecnologas TTL, CMOS, NMOS, PMOS y
GaAs ( Arsenuro de calcio ).

La tecnologa GaAs . consigue CI muy rpidos, actualmente las ROM que utilizan
tecnologa CMOS y NMOS son las mas populares podemos citar como ejemplo la
ROM NMOS 512 x 8 82HM141C de Harris con un tiempo de acceso de menor 70ns.

Una similar fabricado con GaAs es la 146M048 de Tri Quint semiconductor, con
velocidad de 1.5ns. una ROM muy popular es TMS47256 es una NMOS 262 de 144 bit
organizadas como 32.768 bytes. Desde un punto de vista practico se denomina como
ROM de 32 kbytes.

Memoria Prom

Se disponen de PROM que acortan los tiempos de desarrollo y de costos mas

bajos. En estas es mucho mas fcil de corregir errores de programa y
actualizar los productos debido a que pueden ser reprogramados por el usuario
.

Existe una variedad de PROM entre los cuales se pueden mencionar los
siguientes :

1.
PROM borrables ( E PROM ). Est esta dotada de una
ventana de cuarzo especial en la parte superior del
encapsulado ; la pastilla es borrada exponiendo el CI a los
rayos ultravioletas (UV) dejando las celdas de memoria a 1
lgico, para luego ser reprogramado , es de tipo de
EPROM es conocida como PROM borrables UV.
PROM electrnicamente borrables (EEPROM E2PROM).
Debido a que este tipo de PROM son borrables
elctricamente , es posible borrarlas y reprogramarlas
muestran permanecen en el circuito . tambin cabe notar
que en estas PROM se borra solo un byte a la vez.
EPROM flash, este tipo de PROM tambin puede ser
borrada estando en el circuito impreso, pero una diferencia
es que la EPROM flash se borra por completo y luego se
reprograma , y tiene una ventaja y es que debido a la
EPROM flash es mas moderna , la unidad de
almacenamiento es mas sencilla y por eso puede
almacenar una informacin en una unidad mas pequea .

Una popular familia de EPROM es la 27XX ; fabricadas por compaas como

Intel, Advanced Micro Devices y Fujitsu Micro Electronics, Inc. Algunas de las ms
importantes de la serie 27XX son :

MEMORIA CAPACIDAD
2716 16Kbits (8 x 2KB)
2732 32Kbits (8 x 4KB)
2764 64Kbits (8 x 8KB)
27128 128Kbits (8 x 16KB)
27256 256Kbits (8 x 32KB)
Tabla 2: Memorias UV-EPROM de la serie 27XX

Un ejemplo de CI de la serie 27XX de la familia EPROM es la PROM borrables

- UV de32K ( 4K x 8 ) 2732A . La 2732A tiene 12 pastillas de direccin ( Ao -
A11 ) que pueden acceder a las 4096 bytes de memoria. Tiene ocho pastillas
de salida etiquetadas como Oo - O7 .

Frente a las ROM las RAM tienen una gran desventaja , el ser voltiles. para
resolver este problema , se han desarrollado las RAM no voltiles.

Actualmente las RAM no voltiles se implementa de dos formas :

1.

1.
usando una SRAM CMOS con una batera de seguridad ,
esto se puede hacer debido a que la tecnologa CMOS
tienen un bajo consumo de potencia. Normalmente se usa
una batera de larga vida como una batera de litio. El
sistema es activado por medio de un comparador, que
cuando la alimentacin normal de SRAM falla, este activa
la conexin con la batera que se encuentra en un modo de
Stand By.
Usando una RAM esttica no voltil ( NVS RAM ). Este es
un producto mas moderno , que tiene las capacidades de
lectura / escritura y su diseo no requiere de una batera.
ejemplo tpico de NVS RAM es la CMOS STK10C68
producida por Simtek, esta organizada como una memoria
de 8 KB x 8 para acudir a 8192 . La NV SRAM STK10C68
usa lneas de direccin ( Ao a A12 ) para acudir 8192
palabras de bits, el tiempo de acceso que maneja es de
mas 25ns

Memorias Masivas de las Computadoras

Muchas veces los programas y los datos almacenados en la microcomputadora

se clasifican en internos y / o Externos.

En una microcomputadora, los dispositivos de almacenamiento interno son las

RAM , ROM ( EPROM ) semiconductoras y diversos registros .

Actualmente la forma comn de almacenamiento externo son los discos

magnticos ; subsidiados en discos duros y flotantes

Los datos se almacenan en los discos flotantes, de la misma forma que en las
cintas magnticas ; esto es como grabar y escuchar una cinta. Pero hay una
cinta, pues el disco en dispositivo de acceso aleatorio , en cambio, la cinta es
de acceso secuencial lo que hace el acceso mucho mas lento, en comparacin
a la velocidad con que accede en un disco.
 Figura 5: Disco duro

Selector de datos: Multiplexores

Es la versin electrnica de un conmutador rotatorio en un solo sentido, se

puede comparar con un selector mecnico en una sola direccin. Tambin se
puede definir como un proceso de seleccin de una entrada entre varias y la
transmisin de los datos seleccionados hacia un solo canal de salida.

Figura 1: Selector de datos

En la figura 1, se compara un selector mecnico de datos y un selector

electrnico de datos.
En el primer caso la seleccin del dato se logra girando mecnicamente el rotor
del conmutador, y en el selector electrnico de datos multiplexor se selecciona
el dato colocando el numero binario adecuado en las entradas de seleccin de
datos A, B, C.

A continuacin se ilustra el multiplexor comercial TTL 74150 que tiene las

siguientes caractersticas:

Consta de 16 entradas de datos.

Tiene una nica salida invertida w (pin 10).
Posee cuatro entradas selectoras de datos de A a D (pin 15 al 11).
Tiene una entrada de habilitacin denominada STROBE que se considera como
un conmutador ON-OFF.

Figura 2: Selector de datos 74150

La tabla de verdad del selector de datos 74150 nos muestra en su primera

lnea la entrada de habilitacin (STROBE) en alto lo cual no habilita ningn
dato, sea cualquiera la entrada de seleccin, como resultado obtendremos en
la salida una tensin alta. En la segunda lnea tenemos las entradas de
habilitacin en bajo lo cual habilita las entradas selectoras de datos que en este
caso estn en bajo por lo cual en la salida obtendremos la entrada E.

D C B A Strobe W
X X X X H H
L L L L L E0
L L L H L E1
L L H L L E2
 L L H H L E3
L H L L L E4
L H L H L E5
L H H L L E6
L H H H L E7
H L L L L E8
H L L H L E9
H L H L L E10
H L H H L E11
H H L L L E12
H H L H L E13
H H H L L E14
H H H H L E15

Tabla 1: Tabla de verdad del 74150

En la tercera lnea adems de tener la entrada de STROBE activado en BAJO

tenemos en las entradas selectoras de datos LLLH lo cual nos da una salida de
E1 y as sucesivamente hasta llegar en las entradas selectoras de datos HHHH
que corresponde en la salida a E15.

Este CI tiene muchas aplicaciones como la solucin de problemas lgicos

difciles de simplificar. Como ejemplo puede mostrar la figura a continuacin
donde necesitaramos muchos CI de lgica combinacional para implementar
este circuito.

Figura 3: Solucin de problemas lgicos con multiplexores

Adems de todo lo anterior el CI 74150 se puede utilizar para transmitir una
palabra paralela de 16 bits en forma serie esto se realiza conectando un
contador a las entradas de seleccin de datos y se cuenta desde 0000 hasta
1111, esta puede ser una palabra paralela de 16 bits en las entradas de datos
de 0 a 15. Finalmente esta se transmite a la salida en forma serie o sea de dato
por vez.

Visualizar la multiplexacin

Figura 4: Aplicacin de la multiplexacin

En este ejemplo, el multiplexaje reduce el consumo de potencia de los

visualizadores y elimina la necesidad de un decodificador extra. El multiplexor
trabaja a una frecuencia de 100 Hz que activa alternativamente el conteo de las
unidades o de las decenas.

Demultiplexores

El demultiplexor (DEMUX) invierte la operacin del multiplexor, el DEMUX tiene

una sola entrada de datos que en la salida puede ser distribuida a cualquier
canal.
 Figura 5: Demultiplexor

El DEMUX tambin se denomina decodificador y a veces distribuidor de datos,

el DEMUX solo permite que los datos fluyan de la entrada a las salidas y no en
ambas direcciones.

Los DEMUX estn disponibles en versiones TTL y CMOS de una entrada y

cuatro salidas, una entrada y ocho salidas, una entrada y diez salidas y una
entrada y diecisis salidas.

El CI decodificador/demultiplexor de 4 a 16 TTL 74LS154 tiene dos entradas de

datos G1 y G2 que activan a una nica entrada en el nivel BAJO.

La figura 6 muestra el DEMUX 74LS154 que tiene 16 salidas de 0 a 15 con 4

entradas de datos (D a A) sus salidas son activas en bajo por lo que
normalmente estn en alto y cuando se activan estn en bajo, adems como se
haba dicho antes tiene dos entradas de datos G1 y G2 negados que realizan la
operacin NOR para generar la nica entrada de datos lo que quiere decir que
para poder activar un dato deben estar los dos en bajo.
 Figura 5: Demultiplexor 74154

El DEMUX 74LS154 pertenece a la familia TTL schottky de baja potencia y mayor

velocidad que tiene un retardo de propagacin de 30 ns.

G1 G2 D C B A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
L L L L L L L H H H H H H H H H H H H H H H
L L L L L H H L H H H H H H H H H H H H H H
L L L L H L H H L H H H H H H H H H H H H H
L L L L H H H H H L H H H H H H H H H H H H
L L L H L L H H H H L H H H H H H H H H H H
L L L H L H H H H H H L H H H H H H H H H H
L L L H H L H H H H H H L H H H H H H H H H
L L L H H H H H H H H H H L H H H H H H H H
L L H L L L H H H H H H H H L H H H H H H H
L L H L L H H H H H H H H H H L H H H H H H
L L H L H L H H H H H H H H H H L H H H H H
L L H L H H H H H H H H H H H H H L H H H H
L L H H L L H H H H H H H H H H H H L H H H
L L H H L H H H H H H H H H H H H H H L H H
L L H H H L H H H H H H H H H H H H H H L H
L L H H H H H H H H H H H H H H H H H H H L
L H X X X X H H H H H H H H H H H H H H H H
H L X X X X H H H H H H H H H H H H H H H H
H H X X X X H H H H H H H H H H H H H H H H

Tabla 2: Tabla de verdad del demultiplexor 74154

Conversin digital anloga
Recordemos que una seal digital es aquella que tiene solamente 2 niveles discretos de
tensin, y una seal analgica es aquella que varia continuamente desde un valor
mnimo hasta un valor mximo de tensin corriente.

Con frecuencia los equipos digitales deben conectarse (mediante una interfaz) con
equipos analgicos. Esta interfaz o codificador especial que hace posible esta conexin
es lo que llamamos conversor digital analgico (D/A).

Como hemos notado la tarea de este conversor es tomar una seal digital y
transformarla en una seal analgica equivalente, estos dispositivos son mas sencillos
que el conversor anlogo digital (conversor A/D) que se estudiara mas adelante.

figura 1: Conversor D/A

Hay que observar que las entradas binarias del conversor D/A tiene asignado un peso de
la siguiente forma:

La entrada A tiene un peso de 1.

La entrada B tiene un peso de 2.
La entrada C tiene un peso de 4.
La entrada D tiene un peso de 8.

Un conversor D/A esta dividido en 2 circuitos o partes funcionales:

1. Una red de resistencias.

2. Un amplificador sumador.

El incremento en la tensin de salida del conversor D/A se presenta por la accin que
tienen las resistencias de las entradas (red de resistores) sobre la resistencia de
realimentacin del circuito amplificador. Esto lo detallaremos mas adelante.
La tarea de la red de resistores es asignar adecuadamente pesos a la entrada del
conversor D/A. Es comn que encontremos un amplificador operacional (am-op) tipo
CI, conectado como amplificador sumador; la funcin de esta parte del conversor D/A
es graduar o ajustar la tensin analgica de salida de acuerdo con la tabla de verdad,
teniendo en cuenta obviamente el peso de las entradas binarias

Conversor digital anlogo

Este conversor consta de un amplificador sumador y una red de resistencias diferente al

utilizado por el conversor anterior que se denomina R-2R ya que solo necesita 2 valores
de resistencias, uno doble (2R) del otro (R) de aqu su nombre; su funcin es la misma
que la red de resistencia anterior. En este tipo de conversores la precisin depende en
gran medida de la precisin de la fuente de alimentacin.

Para este propsito los fabricantes disponen de referencia especiales de tensiones de

precisin. El conversor que tomaremos como ejemplo es un conversor D/A de 5 bits,
posee una tensin de entrada de 3.7V. figura 5. El resistor de realimentacin R11 del
amplificador sumador es de 9K. Este valor se seleccion para producir una tensin de
salida a escala completa (es decir, con todos los conmutadores cerrados a + 3.7V) de
3.1V.

Figura 5: Conversor D/A de 5 bits con red de resistencias R-2R.

 E D C B A Vout
0 0 0 0 0 0
0 0 0 0 1 0.1
0 0 0 1 0 0.2
0 0 0 1 1 0.3
0 0 1 0 0 0.4
0 0 1 0 1 0.5
0 0 1 1 0 0.6
0 0 1 1 1 0.7
0 1 0 0 0 0.8
0 1 0 0 1 0.9
0 1 0 1 0 1.0
0 1 0 1 1 1.1
0 1 1 0 0 1.2
0 1 1 0 1 1.3
0 1 1 1 0 1.4
0 1 1 1 1 1.5
1 0 0 0 0 1.6
1 0 0 0 1 1.7
1 0 0 1 0 1.8
1 0 0 1 1 1.9
1 0 1 0 0 2.0
1 0 1 0 1 2.1
1 0 1 1 0 2.2
1 0 1 1 1 2.3
1 1 0 0 0 2.4
1 1 0 0 1 2.5
1 1 0 1 0 2.6
1 1 0 1 1 2.7
1 1 1 0 0 2.8
1 1 1 0 1 2.9
1 1 1 1 0 3.0
1 1 1 1 1 3.1

Tabla 2: Tabla de verdad para un conversor D/A de 5 bits

La tabla de verdad para este circuito se da en la tabla 2. Observar que cada incremento
en la cuenta binaria har incrementar la tensin de salida en 0.1V. El conversor D/A de
nuestro ejemplo se dice que tiene una resolucin de 5 bits, esto significa que tiene 32
posibilidades de salida (2^5=32). En el conversor D/A anterior la resolucin era de 4
bits; en la mayora de los casos los usuarios prefieren conversores con mas resolucin
para obtener incrementos mas finos en la tensin de salida.

La resolucin de un conversor D/A es una caracterstica importante, ella viene dada por
el numero de entradas o por el porcentaje a escala completa. Por ejemplo el conversor
D/A de 4 bits tendr su incremento de salida mas pequeo igual a 1 parte de 16.

Al utilizar la formula, la resolucin en tanto por ciento puede calcularse como:

1 1 1
porcentaje de resolucin = ---100 = ----100 = ---100 = 1.7%
n 16-1 15

en este caso 2^n = 2^4 = 16, donde n es el numero de bits de entradas. El resultado
significa que, para cada aumento en la cuenta binaria, la tensin de salida (Vout) del
conversor D/A cambia el 6.7 por ciento de la mxima tensin de salida.

As: Vout(max)= 6.0 V

6.06.7
incremento = --------- = 0.4
100

que es en efecto el incremento que tenamos.

La resolucin para el conversor D/A de 5 bits se calcula entonces

1 1 1
porcentaje de resolucin = ----100 = ----100 = ---100 = 3.2 %
n n 31
2 -1 2 -1

El conversor D/A de 5 bits tiene una resolucin de 3.2%. El porcentaje es inferior hace
que el conversor de 5 bits sea mejor para la mayora de los trabajos que el conversor
D/A de 4 bits. El conversor de nuestro ejemplo, puede cambiarse para que tenga una
mejor resolucin aadiendo otro conmutador de entrada F, una resistencia vertical de
10K y una resistencia horizontal de 20K debajo de R5.

La conexin al amp-op vendra del extremo derecho, de la parte inferior izquierda, de la

resistencia de 20K en la escalera R-2R. Otros factores a considerar a la hora de comprar
conversores D/A son la precisin y velocidad de operacin, o tiempo de respuesta

Cerrojos y buffers tres estado

En los sistemas digitales a veces se hace necesario tener memorizado o detenido un dato
por algn tiempo que sea necesario. Analicemos la figura a continuacin.
 Figura 6: Circuito sin cerrojos

En este ejemplo si se deja de presionar el dgito este se borra del visualizador, este
problema que se presenta en este sistema digital se puede solucionar anexando un
cerrojo o tambin llamado memoria antes del decodificador.

Figura 7: Circuito con cerrojos

En la figura 8 se detalla un sencillo cerrojo fabricado en forma de CI cerrojo

transparente de cuatro bits TTL 7475 este diagrama lgico nos muestra que CI 7475
tienen cuatro entradas que aceptan datos en paralelo, los datos Do a D3 pasan a travs
del 7475 a sus salidas normal y complementaria, cuando las entradas de habilitacin de
datos estn en alto y se dice que el cerrojo es transparente, ya que cualquier cambio en
los datos de entrada se transmite de inmediato a la salidas.

Figura 8: Cerrojo 7475

Cuando las entradas de habilitacin estn en bajo el dato esta encerrado o mantenido en
las salidas por lo que las variaciones en las entradas no afectan las salidas. Este cerrojo
se considera un registro de entrada paralela/salida paralela.

Entradas
Modo de operacin Salidas Q 1
ED
1 0 0 1
Datos habilitados
0 1 1 0
Datos encerrados 0 X No cambia
 Tabla 3: Tabla de verdad del cerrojo 7475

Para los sistemas basados en microprocesador (Microcomputadoras) se utiliza un bus de

datos bidireccional para transferir los datos entre los dispositivos.

Figura 9:Buffers utilizados para aislar dispositivos de un bus de datos

En la figura 9 se ilustra un sencillo sistema basado en un microprocesador que utiliza un

bus de datos bidireccional de 4 bits.

Para que el bus de datos pueda funcionar correctamente cada dispositivo debe estar
aislado del bus, utilizando un buffer de tres estados, se ilustra un teclado de entrada
familiar con un buffer de tres estados para desconectar del bus de datos el dato
encerrado, exceptuando el corto intervalo de tiempo durante el cual el microprocesador
enva una seal de nivel de bajo de lectura.

Cuando se activa la entrada de control del buffer c, el dato encerrado activa las lneas
del bus de datos del nivel alto al nivel bajo dependiendo el dato presente. Despus el
microprocesador retira ese dato del bus de datos y desactiva el buffer (el control vuelve
al nivel alto).
El buffer de tres estados mostrado en forma de bloques en la figura anterior puede
implementarse utilizando el CI TTL 74125, cudruple buffer de tres estados.

Figura 10: Smbolo de un buffer de tres estados

En la electrnica digital existen dos valores 0 y 1 el buffer de tres estados logra la

creacin de un nuevo estado, es el estado de alta impedancia donde la salida no va tener
tensiones altas ni bajas, sino un aislamiento de proteccin para los elementos de un
circuito, que normalmente se utiliza para realizar interconexiones con los buses en las
microcomputadoras como parte de microprocesador y de RAM.

Actualmente estn disponibles muchos dispositivos denominados adaptadores de

interfaces de perifricos (PIA) que contienen cerrojos, buffers, registros y lneas de
control, estn disponibles para cada microprocesador y cuidan las necesidades de
entrada y salida del sistema.

Los cerrojos se encuentran en las familias TTL y CMOS, vienen normalmente en

versiones de flip-flops D de 4 u 8 bits, algunos tienen salidas de tres estados. Los
cerrojos que hemos estudiado slo permiten que los datos fluyan de la entrada a la
salida pero el transceptor de bus es la diferencia, ya que este dispositivo permite que los
datos fluyan en ambas direcciones, as como los que se presentan en la figura.

Transmisin de datos

Este es el proceso de enviar informacin de un lugar a otro del sistema que pueden estar
prximos o separados, se puede hacer de dos formas: paralela o serie.

PARALELA: Se utiliza mucho en los sistemas basados en microprocesador como los

microprocesadores donde nmeros enteros de bits se transmiten al mismo tiempo, pero
se necesitan muchos registros, cerrojos y conductores.

Este se utiliza cuando la velocidad o el tiempo es muy importante.

 Figura 11: Transmisin de datos paralelo

SERIE: Este sistema slo utiliza una lnea de transmisin y se utiliza cuando se
transmiten datos a largas distancias, se transmite primero un bit de arranque en el nivel
0 luego se transmiten los siguientes 7 bits de datos, un bit de paridad para la deteccin
de errores y finalmente 2 bits de parada en el nivel alto.

Figura 12: Transmisin de datos en serie

Arrays lgicos programables

Son circuitos integrados cuya caracterstica principal consiste en brindarnos muchas

entradas y salidas en un solo dispositivo; generalmente son utilizados en lgica
convencional.

La forma de programacin de estos dispositivos es muy sencilla. Contienen un sistema

de fusibles que en el momento de ser suministrados por el fabricante se encuentran
intactos, para luego realizar la programacin quemando los fusibles pertenecientes a la
lnea que no se van a utilizar, dejando conectadas las lneas que se van utilizar,
dependiendo a la expresin booleana; as que si tenemos las lneas A, ; B y B,
conectadas a una puerta AND al quemar los fusibles de las entradas y B, solo
quedaran activadas las entradas A y B, produciendo una salida en la puerta AND de
AB.
 Figura 13: Notacin abreviada de los PLA

Dispositivos disparadores de Schmith

Son dispositivos utilizados para convertir las ondas seno en ondas cuadradas, ya que
estas ultimas tienen tiempos de subida y de bajada bastante rpidos.

Estos dispositivos tambin ofrecen una mayor histresis por lo que se incrementa una
mayor inmunidad al ruido debido a la diferencia que hay entre la tensin umbral de
subida y la tensin umbral de bajada.

La tensin umbral es aquella tensin de entrada en cuya salida cambia de un estado alto
a bajo bajo a alto.