UNIVERSIDAD NACIONAL TECNOLGICA DE

LIMA SUR
CARRERA DE INGENIERIA ELECTRNICA Y
TELECOMUNICACIONES

CURSO: CIRCUITOS DIGITALES II

SEMESTRE ACADMICO 2017 I CICLO: IV
TEMA I : FLIP FLOPS

DOCENTE : MSc.Ing. ORLANDO ADRIAN ORTEGA GALICIO

FECHA : 26-04-17

1
Circuitos Digitales II Flip Flops
I

Biestables
Un biestable es un dispositivo de almacenamiento temporal de estados que
puede permanecer en cualquiera de sus dos estados gracias a su capacidad
de realimentacin. Dispositivo capaz de almacenar un bit (H L).

Clasificacin :
* Segn utilicen o no una seal de reloj:
necesitan una seal para validar
. Sncronos la salida (Seal de sincronismo o
de reloj CLK)

no necesita seal de
. asncronos sincronizacin para cambiar la
salida

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 2

Circuitos Digitales II Flip Flops

FLIP FLOP

El elemento mas importante de la memoria es el flip flop, el

cual esta constituido por un arreglo de compuertas lgicas.
Aunque una compuerta lgica, por si misma, no tiene
capacidad para almacenar. Se pueden conectar varias a la vez
de tal manera que permitan el almacenamiento de la
informacin
Un Flip Flop es capaz de almacenar un 1 un 0, es decir un
bit de informacin
El flip flop asncrono tambin se conoce por otro nombre,
Latch.

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 3

Circuitos Digitales II Flip Flops

LATCH
El elemento mas importante de la memoria es el Latch , el
cual esta constituido por un arreglo de compuertas lgicas
puede tener varias entradas pero solo dos salidas:

la normal y su opuesta

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 4

Circuitos Digitales II Flip Flops

LATCH CON COMPUERTAS NAND

implementacin mediante puertas nand

Que pasa si estando las salidas en un
S R Q(t+1) funcin estado conocido, las seales de SET y
CLEAR pasan a ser 0 al mismo tiempo ?
1 1 Q(t) sin cambio Estado invlido

0 1 Q=1
1 0 Q=0
0 0 X Invalida*

*Produce Q=Q = 1

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 5

Circuitos Digitales II Flip Flops

LATCH CON COMPUERTAS NOR

Implementacin mediante puertas NOR

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 6

Circuitos Digitales II Flip Flops

EL CONCEPTO DE RELOJ
El reloj es una seal de sincronizacin
Determina los instantes en los que la lgica est activa
Es una seal cclica con dos niveles: alto y bajo
Los F/F tienen una entrada adicional que permite sincronizar sus acciones
con la seal de reloj o CLK

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 7

Circuitos Digitales II Flip Flops

Tipos de biestables y su utilizacin:

SC JK D T

Asncrono Uso comn Inters

terico

Por nivel Inters terico Inters Uso comn

terico

Por flanco Inters terico Uso comn Uso comn Inters terico

Maestro Uso comn Uso comn Uso comn Inters terico

Esclavo

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 8

Circuitos Digitales II Flip Flops

FLIP-FLOP S/C SINCRONIZADO POR RELOJ

Se dispara por frente de subida

EJEMPLO

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 9

Circuitos Digitales II Flip Flops

F/F J-K SINCRONIZADO POR RELOJ

J K CLK Q
0 0 Q (sin cambio)
1 0 1
0 1 0
1 1 Q0( (cambia estado)

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 10

Circuitos Digitales II Flip Flops

F/F D SINCRONIZADO POR RELOJ

D CLK Q
00 0 0
11 1 1

CLK

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 11

Circuitos Digitales II Flip Flops

F/F D SINCRONIZADO POR RELOJ

Transferencia de datos en paralelo

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 12

Circuitos Digitales II Flip Flops

ENTRADAS ASNCRONAS
La mayora de los F/F tienen una o ms entradas asncronas

RESPUESTA DEL FF

Operacin sincroniza por reloj *

Q = 1 (Sin importar el estado de CLK )
Q = 0 (Sin importar el estado de CLK )
No se usa

*Q responde a J, K y CLK

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 13

Circuitos Digitales II Flip Flops

Entradas asncronas:
La mayora de Flip Flops sincronozados por reloj tambien tiene una o
mas entradas asncronas que operan independientemente de las
entradas sincronas y de la entrada de reloj.
Estas entradas asncronas (entradas de sobre control) se pueden
utilizar para establecer el FF al estado 1 o al estado cero en cualquier
momento sin importar las condiciones de las otras entradas.
Preset = Clear = 1: Se puede llevar acabo la operacin sincronizada
por reloj.
Preset = 0; Clear = 1: Q es puesta inmediatamente a uno sin
importar las otras entradas.
Preset = 1; Clear = 0: Q inmediatamente se restablece a cero sin
importar las otras entradas
Preset = Clear = 0: Respuesta ambigua

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 14

 Circuitos Digitales II Flip Flops

Preset = Clear = 1: Se puede llevar acabo la operacin sincronizada por reloj.

Preset = 0; Clear = 1: Q es puesta inmediatamente a uno sin importar las otras J K CLK Q
entradas. 0 0 Q (sin cambio)
1 0 1
Preset = 1; Clear = 0: Q inmediatamente se restablece a cero sin importar las otras 0 1 0
entradas 1 1 Q0( (cambia estado)

Preset = Clear = 0: Respuesta ambigua

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 15

Circuitos Digitales II Flip Flops

UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 16

Circuitos Digitales II Flip Flops

CONCLUSIONES
Biestables:
Son circuitos que tienen dos estados estables. Cada estado puede permanecer de
forma indefinida. Son circuitos con memoria.
Biestables asncronos:
Llamados tambin flip flops asncronos.
Las salidas responden inmediatamente a los valores de las entradas.
Biestables sncronos:
Llamados tambin flip flops sncronos.
las salidas responden en funcin de la seal de reloj.
* activos por nivel: cuando el reloj se encuentra en el nivel activo, las salidas
responden a todas las variaciones de las entradas.
* activos por flanco: cuando se produce el flanco, las salidas toman el valor
correspondiente a las entradas en dicho instante.
Este valor no se modificar hasta el siguiente flanco, a pesar de que el valor de las
entradas vare.
UNTELS Ingeniera Electrnica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio 17
 FINAL DEL CAPITULO I

Muchas Gracias!
CIRCUITOS DIGITALES II 18