CURSO : MICROPROCESADORES

DOCENTE : PERCY SALCEDO RODAS

GRUPO : A

CICLO : VII

INTEGRANTES:

AARON DELGADO ESPARRAGA

FIORELLA AGUILAR ISUIZA
YENY CUELLO MORON
YANINA BUSTAMANTE JIBAJA
VICENTE ALBERCA ROJAS

Bagua Grande 21 de Septiembre de 2017

Microprocesadores Cyrix

Entre sus primeros productos se incluyeron los procesadores 486SLC y 486DLC,

lanzados en 1992.

Nombre : 486SLC

Familia : 86

Freqence : 25 MHz

Autobs : 25 MHz

Hecho : 27, 1992

Paquete : 100 pin PQFP

Nombre : Cx486DLC

Familia : 86

Freqence : 25 MHz

Autobs : 25 MHz

Hecho : 41, 1992

Paquete : 132 pin CPGA

Comentario: marca dorada (Cx486DLC)

Cyrix: Cx486

Eran compatibles a nivel de pines con las arquitecturas 386SX y DX, respectivamente.
Aunque incluan un cach L1 integrado en el chip, as como el conjunto de instrucciones
486, se situaban en cuanto a rendimiento entre un 386 y un 486.
 Cyrix 486

Ms tarde Cyrix lanzara los procesadores 486SRX2 y 486DRX2, que eran

esencialmente versiones del SLC y el DLC al doble de frecuencia de reloj y fueron
comercializados exclusivamente para clientes finales como actualizaciones 386 a
486.

Cyrix X586

En 1995, con su Pentium clnico todava no terminado, Cyrix repiti su propia

historia lanzando el Cx5x86, que poda conectarse en un socket 3 (para 386 y 486),
corra a 100, 120 o 133 MHz y daba un rendimiento similar al de un Pentium a 75
MHz

Cyrix X86

Ese mismo ao Cyrix lanz su procesador ms famoso, el 6x86, que fue la primera
CPU de Cyrix en superar el rendimiento del procesador de Intel contra el que estaba
destinado a competir.
Cyrix Media GX

En 1996 Cyrix lanz el procesador MediaGX, que integraba todos los componentes
individuales importantes de un PC, incluyendo sonido y vdeo, en un nico chip.

Cyrix 6x86

Sus primeras versiones tuvieron serios problemas debido a su alto consumo, que
generaba un calentamiento excesivo en los reguladores de tensin de las placas
base.

Cyrix 6x86L

A final del ciclo de vida del procesador, Cyrix saco un modelo llamado 6x86L (L de
"Low Voltage"), que utilizaba el mismo doble voltaje que los procesadores Pentium
MMX, y que solventaba todos los problemas
 Microprocesadores Qualcomm

1. Qualcomm

NOMBRE Snapdragon 615 Snapdragon 610 Snapdragon 410

MODELO MSM8936 MSM8939 MSM8916

PROCESO DE 28nm LP 28nm LP 28nm LP

FABRICACIN

CPU 8 x ARM Cortex A53 4 x ARM Cortex A53 4 x ARM Cortex A53
1.2GHz +

ISA 32/64-bit ARMv8 32/64-bit ARMv8 32/64-bit ARMv8

GPU Qualcomm Adreno 405 Qualcomm Adreno Qualcomm Adreno

405 306

H.265 S S No
DECODE
INTERFAZ DE 1 x 64 bits LPDDR2 / 3 1 x 64 bits LPDDR2 / 1 x 64 bits LPDDR2
MEMORIA
3 /3

MDEM Ncleo 925, LTE Ncleo 925, LTE Ncleo 925, LTE
categora 4, DC-HSPA categora 4, DC- categora 4, DC-
+, DS-DA HSPA +, DS-DA HSPA +, DS-DA

WIFI Qualcomm 802.11ac Qualcomm 802.11ac Qualcomm

VIVO VIVO 802.11ac VIVO

EMMC 4.5 4.5 4.5

INTERFACE
MODELO MSM8974 MSM8974AB MSM8974AC
(Snapdragon 800) (Snapdragon 800) (Snapdragon 801)

PROCESO DE 28nm LP 28nm LP 28nm LP

FABRICACIN

CPU 4 x Krait 400 4 x Krait 400 4 x Krait 400

2,26GHz 2,26 Ghz 2,45 GHz

GPU Qualcomm Adreno 330 Qualcomm Adreno Qualcomm Adreno

450 MHz 330 330
550 MHz 578 MHz

INTERFAZ Dual-channel 32 bits Dual-channel 32 bits Dual-channel 32

DE MEMORIA
LPDDR3 1.600 LPDDR3 1.866 bits
LPDDR3 1.866
 QUALCOMM QUALCOMM
SNAPDRAGON SNAPDRAGON 808
COMPARATIVA 810 MSM8994 MSM8992

ARQUITECTURA DEL CONJUNTO DE ARMv8-A ARMv8-A (A32, A64)

INSTRUCCIONES (ISA)
(A32, A64)

ESTRUCTURA CPU RISC RISC

SEMICONDUCTORES CMOS CMOS

TAMAO DE SEMICONDUCTORES 20 nm 20 nm

VELOCIDAD CPU 2,500 MHz 2,000 MHz

N DE PROCESADORES 8 6

TECNOLOGA CPU 64 bits 64 bits

CPU PRIMARIA 4x ARM Dual 64-bit ARM Cortex-
Cortex-A57 A57 MPcore Harvard
MPcore + 4x Superscalar + quad 64-
ARM Cortex- bit ARM Cortex-A53
A53 MPcore MPcore Harvard

Superscalar

ARQUITECTURA CPU ARM ARM big.LITTLE

big.LITTLE Harvard
Harvard

GPU 500 MHz Adreno 418 GPU

Qualcomm
Adreno 430
GPU
 APIS DE GRFICOS AVANZADOS DirectX 11.1 OpenGL ES 3.1
OpenCL 1.2
OpenGL ES
3.0

IBM.

IBM Power7

(Performance Optimized With Enhanced RISC), es un procesador de arquitectura RISC

(Reduced Instruction Set Computer) de 8 ncleos nativos (monolticos) fabricado bajo
un proceso de manufactura de 45nm, (Power6 est fabricado en 65nm). Tendr un total
aproximado de 1.200 millones de transistores y ser capaz de conseguir 20.000
operaciones coherentes en el vuelo gracias a sus 12 unidades de ejecucin por ncleo,
4 hilos de ejecucin por ncleos y un total de 32 hilos de ejecucin por chip, ms una
unidad avanzada de pre-fetching de datos e instrucciones.

IBM presenta sus procesadores Power7.

El nuevo Power7 es un chip que cuenta con 1.200 millones de transistores y ser
capaz de alcanzar un rendimiento de 20.000 operaciones coherentes al vuelo. Ello
es gracias a que cada ncleo integra 12 unidades de ejecucin y 4 hilos de proceso
simultneo. Ello hace al chip capaz de procesar 32 hilos de forma individual.
Estructura interna del chip Power7.

IBM ha hecho pblico que Power7 integra mltiples optimizaciones entre las que
destacan la eficiencia energtica, mayor rendimiento y paralelizacin y una mejora
extrema en la posibilidad de configuracin multisocket. Han conseguido un sistema de
interconexin de hasta 32 sockets. Cada chip integra 32 Mbytes de memoria eDRAM
L3 compartida, controlador de memoria DDR3 y un ancho de banda sostenido de
memoria de hasta 100 Gbytes/s y hasta 360 Gbytes/s en configuracin SMP por chip.

Power7 es un chip de 8 ncleos para servidores de alto rendimiento. Un chip slido es

un buen comienzo, pero para ganar la carrera, necesitas un sistema balanceado.
Power7 permite ese balance, fueron una de las palabras de Starke.

Starke tambin apunt que Power7 ofrece mltiples puntos de optimizacin, como un
mejorado consumo de energa, mejor rendimiento por thread (o hilo de ejecucin),
asignacin dinmica de recursos y un incremento extremo en rendimiento por sockets.
Relacionado con este ltimo punto, Power7 provee, segn IBM, una escalabilidad hasta
configuraciones de 32 sockets lo que brinda un poder de computo excepcional, 32MB
de memoria eDRAM L3 compartida ubicada fsicamente justo en el medio del
procesador para una mejor acceso de cada uno de los 8 ncleos, controlador de
memoria DDR3 de doble canal, nada menos que 100GB/s de ancho de banda sostenido
de memorias, 360GB/s de ancho de banda SMP (Symmetric Multi-Processing), un tipo
de arquitectura de computadores en que dos o ms procesadores comparten una nica
memoria central.

Un punto importante que destaca Starke es la inclusin de cache L3 en el procesador

con memoria eDRAM embebida, en lugar de SRAM (Static RAM), la diferencia entre
una y otra es que la SRAM que es la que de uso ms comn, requiere 6 transistores
adicionales, mientras que la eDRAM requiere solo un transistor por dispositivo. A esto
se suman avances a nivel de comunicacin interna del chip, lo que permiten un
significativamente incremento en el ancho de banda para la memoria y el subsistema
I/O.

IBM compite con Power7 con soluciones como los UltraSPARC de Sun y los
procesadores Itanium de Intel. AMD por su parte se defiende con sus Opteron.

Si deseas saber ms detalles de Power7, te recomendamos leer nuestro informe previo

titulado: Power 7 el prximo super-procesador de IBM.

IBM Power 8

IBM Power Systems

IBM present en Mxico su nueva lnea de servidores basados en el nuevo procesador

Power8, los cuales han sido diseados y optimizados para atender a los requerimientos
que suponen las nuevas tendencias en Big Data, Analticos y Cloud Computing, sin dejar
a un lado el firme compromiso de la empresa por mantener una plataforma abierta.

Entre las caractersticas principales de estos nuevos servidores destaca la opcin de

Scale-Out, lo que significa que tienen la capacidad de crecer fuera de la caja, es decir,
pueden crecer horizontalmente y adaptarse al crecimiento gradual de los requerimientos
de la empresa. Estos equipos son el resultado de una inversin de 2,400 millones de
dlares y de un desarrollo de ms de tres aos. Otras ventajas incluyen la reduccin en
el licenciamiento y el TCO ms bajo en el mercado.

Los sistemas Power Systems son capaces de analizar datos hasta 50 veces ms rpido
que las ltimas versiones de los modelos basados en x86. Algunas empresas han
conseguido incluso ejecutar consultas analticas mil veces ms rpido, lo que permite
reducir los tiempos de ejecucin de varias horas a unos pocos segundos.

Los nuevos servidores escalables horizontalmente S-Class incluyen dos sistemas que
ejecutan Linux exclusivamente: Power Systems S812L y S822L. Las otras tres
soluciones, Power Systems S814, S822 y S824, proporcionan a los clientes la opcin
de ejecutar mltiples sistemas operativos, incluyendo Linux, AIX e IBMi.

Nueva Familia de Procesadores Power

La nueva familia de procesadores IBM Power8 de arquitectura RISC (Reduced

Instruction Set Computer), son la octava generacin de chips de la familia Power de
IBM, esta vez vienen en diseo de 12 ncleos de 8-vias (8-way) SMT (Simultaneous
MultiThreding), en comparacin a los Power7+ que poseen diseo de 8 ncleos capaces
de manejar hasta 4 hilos de ejecucin (4-way). En este contexto IBM ha mejorado
notablemente la capacidad multi-hilo de estos microprocesadores, siendo capaces de
administrar hasta 8 hilos de ejecucin por ncleo, es decir, 96 threads (hilos) de
ejecucin en total para el chip, comparada con los 32 threads de los chips Power7+.

Caractersticas
Fabricado con el proceso de manufactura a 22nm SOI de IBM.
Tamao de die de 650mm (en su versin de 12 ncleos).

Diseo modular (cada mdulo Power 8 est conformado por 3 ncleos).

Soporte a configuraciones con 3, 6, 9 12 ncleos

8 unidades de envo (dispatch) por ncleo.
Tecnologa IBM SMT de cuarta generacin, con soporte a 8 hilos de procesamiento
por ncleo (SMT8), para un total de hasta 96 hilos de procesamiento en
configuraciones de 12 ncleos (Power7/7+ soportaba 4 hilos de procesamiento por
ncleo).
Cada ncleo cuenta con un cach de primer nivel (L1) de 64kb para datos y de
32kb para instrucciones.
Cada ncleo cuenta con 512kb de cach de segundo nivel (L2).

Hasta 96MB de memoria cach de tercer nivel (L3).

Hasta 128MB de memoria cach de cuarto nivel (L4) eDRAM (fuera del chip).
Controlador de memoria con un ancho de banda de hasta 230GB/s y soporte a
Transactional Memory.
Virtualizacin acelerada por hardware.
Controlador PCI Express 3.0 integrado.
Interconexin SMP integrada.
Micro-controlador de administracin de energa integrado.
Cada ncleo cuenta con un VRM integrado (cada ncleo posee su propio mdulo
regulador de voltaje).

Ventajas

Primera muestra del liderazgo de los procesadores POWER8 es el rendimiento, en

diversas pruebas se

Demuestra la superioridad de Power8 frente a los resultados de x86; aventajndoles,

gracias a superiores niveles de cach, mayor nmero de operaciones simultneas y sus
aceleradores de hardware integrado, que pueden ser aprovechados en
implementaciones de nube, big data y tambin por la comunidad Linux ya que IBM
ofrece una arquitectura abierta.

Activa la portabilidad de Linux x86 a POWER, de esta manera por ejemplo las
aplicaciones Linux: Java y PHP podrn pasar de x86 a POWER sin hacer procesos de
migracin.

Habilita el uso de KVM para hacer la virtualizacin en lugar de utilizar PowerVM para
entornos Linux.

Nuevas distribuciones Linux en Power8; anteriormente se poda instalar Suse y

RedHat, hoy se puede instalar Ubuntu y prximas versiones de Debian.

Mantiene mismos precios en core la parte Linux tal cual estuvieran utilizando
plataforma x86.

Mejor rendimiento por core hasta 2.5 veces mayor que su antecesor Power7+.

Mltiples Sistemas Operativos AIX, IBMi, Linux.

 nico que soporta el sistema operativo AIX lder mundial en la cuota de mercado de
servidores UNIX.

La tecnologa AIX ofrece una profunda integracin y optimizacin con el software de

virtualizacin PowerVM, el software HA PowerHA, el software de seguridad y de
cumplimiento Power SC, as como optimizacin a travs de un conjunto ms amplio de
middleware y software de IBM, incluidos el software de IBM DB2, el de IBM WebSphere
Application Server y herramientas de desarrollo y compiladores IBM Rational.

IBM revela sus CPUs Power8 de 22nm a 4 GHz y 96MB de cache L3 eDRAM

La nueva familia de procesadores IBM Power8 de arquitectura RISC (Reduced

Instruction Set Computer), son la octava generacin de chips de la familia Power de
IBM, esta vez vienen en diseo de 12 ncleos de 8-vias (8-way) SMT (Simultaneous
MultiThreding), en comparacin a los Power7+ que poseen diseo de 8-
nucleos capaces de manejar hasta 4 hilos de ejecucin (4-way). En este contexto IBM
ha mejorado notablemente la capacidad multi-hilo de estos microprocesadores, siendo
capaces de administrar hasta 8 hilos de ejecucin por ncleo, es decir, 96 threads (hilos)
de ejecucin en total para el chip, comparada con los 32 threads de los chips Power7+.

IBM con estos nuevos chips tambin ha hecho la transicin a un proceso de manufactura
de 22nm con la tradicional tecnologa SOI (Silicon-On-Insulator) y High-K Metal Gate, lo
que incrementa la eficiencia en el aspecto energtico respecto a los chips Power7+
lanzados en el 2012 y que hacen uso de un proceso de manufactura de 32nm, eso s,
su rea no deja de abarcar 650mm2, dimensiones masivas para este tipo de chips.

En cuanto a los principales componentes internos de los Power8, posee un controlador

PCI Express 3.0, 64K de cache de datos por ncleo y 32K de cache de instrucciones,
512KB de cache SRAM L2 por ncleo, 96 MB de cache L3 eDRAM compartido y 128
MB de cache L4 eDRAM. Este ltimo removido de estos chips desde el Power7 y
Power7+ y que hace su regreso con Power8.

Caractersticas

Los procesadores Power8 poseen un total de 16 etapas de ejecucin, estas incluyen 2

LSU (load sotre units) y una CRU (condition register unit), un BRU (branch register unit)
y 2 IFU (Instruction fetch units). Tambien tenemos 2 FXU (Fixed-Point units), 2 VMX
(Vector math units) 1 DFU (Decimal floating unit) y una unidad de cifrado por hardware.
Por otra parte, los nuevos CPU Power8 tambin ofrecen soporte para memoria
transaccional, lo que reafirma su enfoque hacia la computacin de alto rendimiento
(HPC), con un controlador DDR3 que ofrece un ancho de banda sostenido de 230 GB/s
y 48 GB/s para operaciones de entrada y salida (I/O), esto ltimo gracias al controlador
PCI Express 3.0 que ofrece un rendimiento en I/O ms del doble que los 20 GB/s de los
procesadores Power7 y Power7+ que implementan un controlador PCI Express 2.0. En
cuanto a la regulacin de energa, los procesadores Power8 poseen un micro-
controlador que es usado para regular la energa y voltaje entregado al chip, mientras
que cada ncleo posee su propio mdulo regulador de voltaje (VRM).

Otra de las mejoras introducidas por IBM en sus procesadores Power8 es la

implementacin de CAPI (Coherence Attach Processor Interface) una interfaz dentro del
chip que sirve como un puente de comunicacin con la interfaz PCI-Express para
componentes externos como GPU o FPGAs (Field Programable Gate Arrays), como lo
pueden ser aceleradores NVIDIA Tesla o Intel Xeon Phi.

El IBM Power9: todava ms potente

POWER9: es una familia de multiprocesadores superscalares simtricos basados en

la arquitectura de energa anunciada en agosto de 2016 en la conferencia de Hot
Chips .Los procesadores basados en POWER9 se fabricarn utilizando
un proceso FinFET de 14 nm,en versiones de 12 y 24 ncleos,
para escalar y escalar aplicaciones, y posiblemente otras variaciones, ya que la
arquitectura POWER9 es abierto para la concesin de licencias y modificacin por parte
de los miembros de OpenPOWER Foundation .

Los sistemas que utilizan POWER9 estn programados para estar disponibles en 2017.

Diseo

Scale Out / Scale Up

IBM POWER9 SO - versin escalable, optimizada para computadoras de doble

zcalo con un ancho de banda de hasta 120 GB / s a la memoria DDR4 conectada
directamente (apuntada para su lanzamiento en 2017)
 IBM POWER9 SU - versin escalable, optimizada para cuatro tomas o ms,
para mquinas NUMA de gran tamao con ancho de banda de hasta 230 GB / s en
memoria intermedia

Core

El ncleo POWER9 viene en dos variantes, una de cuatro

vas multithreading llamada SMT4 y una de ocho vas llamada SMT8. Los ncleos
SMT4 y SMT8 son bastante similares, ya que consisten en una serie de
llamados sectores alimentados por planificadores comunes. Un segmento es un
rudimentario ncleo de procesamiento nico de 64 bits con unidad de almacenamiento
de carga (LSU), unidad de nmeros enteros (ALU) y una unidad vectorial escalar (VSU,
haciendo SIMD y punto flotante). Un super-rebanadaes la combinacin de dos
rebanadas. Un ncleo SMT4 consiste en un cach L1 de 32 KB, un cach de datos L1
de 32 KB, una unidad de bsqueda de instruccin (IFU) y una unidad de secuenciacin
de instrucciones (ISU) que alimenta dos super-cortes. Un ncleo SMT8 tiene dos
conjuntos de cachs L1 y, IFUs e ISUs para alimentar cuatro super-slices. El resultado
es que las versiones de 12 ncleos y 24 ncleos de POWER9 se componen de la misma
cantidad de segmentos, es decir, 96 cada uno y la misma cantidad de cach L1.

Un ncleo POWER9, ya sea SMT4 y SMT8, tiene una tubera de 12 etapas (cinco etapas
ms cortas que su predecesor, el POWER8), pero tiene como objetivo mantener la
frecuencia de reloj de alrededor de 4 GHz. [1] Ser el primero en incorporar elementos
de la Power ISA v.3.0 que fue lanzado en diciembre de 2015, incluyendo las
instrucciones VSX-3 El diseo POWER9 est hecho para ser modular y utilizado en ms
variantes de procesador y utilizado para la concesin de licencias, en un proceso de
fabricacin diferente al de IBM. [5] En chip son co-procesadores para la compresin y la
criptografa, as como una gran cach eDRAM L3 de baja latencia.

I/O

Muchas de las instalaciones estn en el chip para ayudar con el rendimiento masivo
de E / S off-chip:

El SO versin ha integrado controladores DDR4 para RAM unido directamente,

mientras que la SU utilizar el fuera de chip Centaur arquitectura introducida con
POWER8 para incluir de alto rendimiento eDRAM controladores de cach y
memoria L4 para DDR4 RAM.
El Bluelink se interconecta para un estrecho enlace de co-procesadores grficos
de Nvidia (sobre NVLink v.2 ) y aceleradores OpenCAPI .
 Conexiones PCIe v.4 de uso general para conectar ASICs , FPGAs y otros
perifricos regulares , as como dispositivos CAPI 2.0 y CAPI 1.0 diseados para
POWER8.
Multiprocesador ( sistema de multiprocesador simtrico ) para conectar otros
procesadores POWER9 en la misma placa base, o en otros recintos estrechamente
conectados.

Variantes

POWER9 tiene dos variantes de ncleo, diseadas para SMT4 y SMT8, as como dos
variantes de chip scale-out (SO) y scale-up (SU). Los chips se fabricarn con 24 ncleos
SMT4 o 12 ncleos SMT8. Los ncleos SMT8 estn diseados para
sistemas PowerVM , mientras que los chips SMT4 estn destinados a sistemas que no
utilizan PowerVM, como los que ejecutan Linux no virtualizado (powernv).

Uso previsto de variantes de chip

Ncleo 24 SMT4 12 ncleo SMT8

ASI QUE Ecosistema Linux Sistemas de doble toma PowerVM

SU Sistemas multi-socket PowerVM

A partir del 23 de agosto de 2017, IBM Portal para OpenPOWER enumera tres tipos de
procesadores, todos ellos del 24 SMT4 core, scale-out variant:

Sforza - 50 mm x 50 mm, 4 DDR4, 48 carriles PCIe, 1 XBus 4B

Monza - 68,5 mm 68,5 mm, 8 DDR4, 34 carriles PCIe, 1 XBus 4B
LaGrange - 68,5 mm 68,5 mm, 8 DDR4, 42 carriles PCIe, 2 XBus 4B
IBM se refiere ms comnmente a los procesadores y a su arquitectura
como POWER (Dispositivos)
VIA Technologies

Es un desarrollador taiwans de circuitos integrados, chipsets de placas base, GPU,

CPU x86 y memorias, y es parte del Formosa Plastics Group. Es el mayor fabricante
independiente de chipsets para placas madre. Como fabricante Fabless de
semiconductores, VIA realiza la investigacin y desarrollo de sus chipsets en casa, y
luego subcontrata la fabricacin a terceros (como TSMC). El nombre de VIA es un
acrnimo de "Very Innovative Architecture" (Arquitectura Muy Innovadora).

VIA ofrecen un rendimiento lder en el mercado por vatio, ultra-bajo consumo de energa
y la seguridad de hardware avanzada, la amplia gama de procesadores VIA x86 goza
de una slida reputacin en el mercado y permite una flexibilidad sin precedentes en el
diseo de los dispositivos integrados innovadores.
VIA tecnologas verdes

VIA bloques de construccin estn diseados con la mejor productividad en base a

las soluciones de alimentacin adecuados para satisfacer las necesidades globales
de eficiencia energtica.

Primera empresa en el mercado con procesadores compatibles con

RoHS en el 2003
Cartera de silicio Todo el cumplimiento con RoHS para el ao 2005
Totalmente libre de plomo y libre de halgenos para el final del ao 2008

El paquete compacto NanoBGA2 Los procesadores de VIA estn disponibles en varios

paquetes que incluyen la EBGA perfil bajo y pequeo NanoBGA. Combinado con sus
requerimientos de enfriamiento reducidos, los procesadores de VIA ayudan a los
desarrolladores disear dispositivos de medios digitales perfil ms pequeo y ms bajo.
VIA Nano:

Es un procesador de 64 Bits para computadoras personales (CPU), anunciado por VIA

Technologies desde 2004.

Caractersticas:

Nombre cdigo CN.

Instrucciones de arquitectura X86-64
Proceso de fabricacin de 65nm o 45nm
25W TDP a 2.0GHz
Bus V4 a una velocidad de 800 MHz ~ 1333MHz
Soporte para ECC
Tecnologa de virtualizacin (implementacin compatible con Intel)
Memoria cach L1 de 64KB y memoria cach L2 de 1 MB, exclusiva
Compatible a nivel de pin con el VIA C7.
94 Millones de transistores aproximadamente

SUN MICROSYSTEM
SUPER SPARC
La CPU de Sun SuperSPARC, introducida en 1992, es una CPU RISC compatible
con SPARC V8 (32 bits) que se utiliz para las estaciones de trabajo SPARCstation 20
/ xx de Sun y algunos servidores durante los primeros a mediados de los aos
noventa. Cuenta con un cach de instrucciones asociativas de conjunto de 20k 5 vas
(que es muy poco frecuente) adems de un cach de datos asociativo conjunto de 16k
de 4 vas y se ejecuta en hasta 60MHz. El SuperSPARC fue diseado para ser usado
en una amplia gama de aplicaciones desde mquinas de escritorio uniprocesador hasta
servidores multiprocesadores grandes, construidos con el procesador SuperSPARC en
modo MBus directo o en modo VBus con el uso de un controlador de cach externo. Un
controlador de cach externo admite configuraciones de multiprocesador utilizando
interfaces MBus o XBus con hasta 2 MB de cach secundario.
El SuperSPARC fue la primera CPU en ofrecer superscaling, o la capacidad de procesar
mltiples instrucciones en un solo ciclo de reloj a travs de mltiples unidades de
ejecucin. Pixar utiliz ms de 100 estaciones de trabajo Sun SPARCstation 20 y un
SPARCserver 1000 para representar la pelcula entera.Todos ellos tenan procesadores
TMS390 SuperSPARC.

El UltraSPARC II , con el nombre de cdigo "Blackbird", es una implementacin

por microprocesador de la arquitectura de conjunto de instrucciones SPARC V9 (ISA)
desarrollada por Sun Microsystems . Marc Tremblay era el arquitecto jefe. Introducido
en 1997, se desarroll ms de la UltraSPARC operando a frecuencias de reloj ms altas
de 250 MHz, llegando finalmente a 650 MHz.

El dado contena 5,4 millones de transistores y tena un rea de 149 mm. Fue fabricado
por Texas Instruments en su proceso de 0,35 m, disipado 25 W a 205 MHz, y utiliz
una fuente de alimentacin de 2,5 V. La capacidad de cach L2 era de 1 a 4 MB.

En 1999, el UltraSPARC II fue portado a un proceso de 0,25 m. Esta versin tena el

nombre de cdigo "Sapphire-Black". Funcionaba a 360 a 480 MHz, posea un rea de
matriz de 126 mm, disipaba 21 W a 400 MHz y el voltaje de la fuente de alimentacin
se reduca a 1,9 V. La capacidad de cach L2 soportada se increment a 1 a 8 MB.
ARM:
ARM1. Fue diseado en 1985 por los ingenieros Sophie Wilson (anteriormente Roger
Wilson) y Steve Furber de Acorn Computers. El chip fue originalmente llamado
la Mquina Acorn RISC y destinado como un coprocesador para la computadora BBC
Micro casa / educativa para mejorar su rendimiento. El ARM1 tena unos 25.000
transistores frente a 275.000 en el 386. Aproximadamente 1/10 Watt, comparado con
casi 2 Watts para el 386. Est construido a partir de bloques funcionales, cada uno con
un propsito diferente. Los registros almacenan datos, la ALU (unidad aritmtica-lgica)
realiza aritmtica simple, los decodificadores de instrucciones determinan cmo manejar
cada instruccin, y as sucesivamente. En comparacin con la mayora de los
procesadores, el diseo del chip es simple, con cada bloque funcional claramente
visible.

ARM2. Despus de usar el sistema ARM1 para disear los chips de soporte (IOC,
MEMC, VIDC), el Chipset ARM se uni para alimentar a la Original Acorn
Arqumedes. Por desgracia, el SO suministrado (Arthur) era un poco mierda (no poda
multitarea, el "escritorio" era un programa bsico!) Y se enamor de la esttica de
mediados de los aos 80 de tratar de utilizar todos los colores posibles al mismo tiempo.

Fue cuando RISC OS 2 lleg que la gente comenz a tomar nota.

En trminos ms tcnicos, el ARM2 de 8MHz mejor el ARM1 al implementar el nmero

entero en silicio y proporcionar un mecanismo de interfaz de co-procesador para el
elusivo acelerador de punto flotante. Adems, R8 y R9 estn ahora depositados en el
modo FIQ (el ARM1 slo sube R10 hacia arriba).

ARM3. Ofreci una memoria cach unificada de 4KiB, ms velocidades de reloj

aumentadas (generalmente 25MHz, aunque algunas piezas de 33MHz existen), era
bastante compatible para que una tarjeta de la cubierta fuera diseada para enchufar
donde un ARM2 era, dando una mquina ms vieja una resurreccin inmediata como
algo nuevo.

El ARM3 aade la instruccin SWP , que es una instruccin atmica para intercambiar
datos entre registros y memoria y se garantiza que no se interrumpa (a diferencia de la
correspondiente secuencia LDR / STR) para que pueda usarse para semforos de
sistema.

La primera mquina a utilizar el ARM3 a bordo fue Acorn A5000 (1991) y el porttil A4
(1992, aunque el diseo A5000 se deriva de la A4!). Con un reloj de 25MHz (24MHz
para el A4), la mquina ofrece alrededor de 13.5 MIPS, lo que es lo que se espera de la
diferencia en la velocidad de reloj. Las versiones Alpha de la A5000 (reloj a 33MHz)
ofrecen casi 18 MIPS. A modo de comparacin, un procesador Intel 80386DX de 25MHz
proporciona 8,5 MIPS, mientras que la mayor potencia (y fenomenalmente caro en su
da) 80486 (cualquier versin) por lo general ofrece alrededor de 20 MIPS a 25MHz.

ARM6. Una familia de 32-bit RISC procesadores de la arquitectura ARMv3 lanzado a

principios de 1992 por Advanced RISC Machines Ltd, una compaa estructurada como
una empresa conjunta entre Acorn Computers Ltd , de Apple y Tecnologa VLSI , que
se convirti en ARM Ltd cuando su matriz, ARM Holdings , flot en la Bolsa de
Londres y NASDAQ en 1998 [1] . El ARM6 es una instruccin compatible con ARM2 de
Acorn, tiene un bus de direcciones de 32 bits completo, que requiere un registro PSR
adicional. Las diferencias entre ARM6 y el ARM7 posterior son que el ltimo tiene una
capacidad de depuracin de hardware, el conjunto de instrucciones Thumb para
soportar formatos de instruccin de 16 bits y 32 bits y un multiplicador mejorado [2] . El
ARM6 y los sucesores se utilizaron en varios ordenadores de ajedrez dedicados ,
especialmente el RISC 2500 , Mephisto Montreux , Tasc R30 yTasc R40.

ARM7. Es un grupo de ncleos de procesador RISC ARM de 32 bits con licencia

de ARM Holdings para uso en microcontroladores . [1]La familia de ncleos ARM7 se
compone de ARM700, ARM710, ARM7DI, ARM710A, ARM720T, ARM740T, ARM710T,
ARM7TDMI, ARM7TDMI-S, ARM7EJ-S. El ARM7TDMI y ARM7TDMI-S fueron los
ncleos ms populares de la familia. Dado que los ncleos ARM7 se liberaron de 1993
a 2001, ya no se recomiendan para nuevos diseos de CI, sino que se prefieren los
ncleos ARM Cortex-M o ARM Cortex-R. Esta generacin introdujo el conjunto de
instrucciones de 16 bits que proporciona una densidad de cdigo mejorada en
comparacin con diseos anteriores. Los diseos ARM7 ms utilizados implementan la
arquitectura ARMv4T, pero algunos implementan ARMv3 o ARMv5TEJ. ARM7TDMI
tiene 37 registros (31 GPR y 6 SPR). Todos estos diseos utilizan una arquitectura de
Von Neumann.
STRONGARM. Es una versin ms rpida del diseo del ARM. Fue fruto de la
colaboracin en 1995 entre Advanced RISC Machines y Digital Equipment Corporation.

DEC fabric varios microprocesadores StrongARM basados en el ncleo del

procesador RISC a 32 bits, que se utilizaban en terminales de redes. A finales del ao
1997, Intel compr la tecnologa StrongARM, y poco despus anunciaba su intencin de
utilizar los procesadores de StrongARM en dispositivos personales como los entonces
emergentes PDA. Fue sustituido por el Intel XScale.

ARM11. (Anunciada el 29 de abril de 2002) present

las adiciones arquitectnicas ARMv6 que se haban anunciado en octubre de 2001.
Estas incluyen instrucciones de medios SIMD , soporte multiprocesador y una nueva
arquitectura de cach. La implementacin incluy una canalizacin de procesamiento
de instrucciones significativamente mejorada, comparada con las
anteriores familias ARM9 o ARM10 , y se usa en telfonos
inteligentes de Apple , Nokia y otros. El ncleo ARM11 inicial (ARM1136) fue liberado a
los licenciatarios en octubre de 2002.

ARM Cortex-A. Es un grupo de 32 bits y de 64 bits RISC ARM ncleos de procesador

con licencia de ARM Holdings . Los ncleos estn destinados al uso de la aplicacin. El
grupo consta de ncleos de 32 bits: ARM Cortex-A5 , ARM Cortex-A7 , ARM Cortex-
A8 , ARM Cortex-A9 , ARM Cortex-A12 , ARM Cortex-A15 , ARM Cortex-A17
[1] [2]
MPCore , y ARM Cortex-A32 , y ncleos de 64 bits: ARM Cortex-A35 , ARM
Cortex-A53 , ARM Cortex-A55, ARM Cortex-A57 , ARM Cortex-A72 , ARM Cortex-
A73 y ARM Cortex-A75 . Los ncleos ARM Cortex-A de 32 bits, excepto el Cortex-A32,
implementan el perfil ARMv7-A de la arquitectura ARMv7.

ARM Cortex-A50 es una familia de procesador RISC de 64 bits desarrollado por ARM
Ltd. que implementa el conjunto de instrucciones de la arquitectura ARMv8 (tambin
llamado AArch64). Ella toma el relevo de la familia ARM Cortex-A . Anunciado 30 de de
octubre de, 2012 , que consiste en dos versiones: Cortex-A53 (poco) diseado para
aplicaciones de muy baja potencia que incorpora los principios Cortex-A7 y Cortex-A57
(grandes), el sucesor de Cortex-A15 de aplicaciones que requieren ms potencia
(smartphones, tablets, servidores y porttiles). Esta generacin mantiene la
compatibilidad con el conjunto de instrucciones ARMv7-A para facilitar la transicin

EDIATEK (moviles)
MediaTek es uno de los fabricantes que ms est dando que hablar ltimamente. El
fabricante de chips chino comenz hace unos aos con la produccin y desarrollo de
procesadores mviles desde lo ms abajo, y en cuestin de aos se han coronado como
uno de los fabricantes que mayor volumen de chips mueven, gracias a su relacin
calidad/precio.

Caractersticas

MediaTek MT6735

ARM Cortex-A53 procesador quad-core de 64 bits (1.5GHz)

ARM Mali-T720 GPU
 Rel. 9, Cat. 4 LTE ( FDD y TDD ), DC- HSPA +, TD-SCDMA, CDMA2000 1X /
EVDO
Soporte para Wi-Fi 802.11n y Bluetooth 4.0
Capacidad para sensor de imagen de 13 megapxeles
Grabacin de vdeo Full HD a 1080p y reproduccin a 30 fps

Helio P20

velocidad de reloj total del microprocesador

soporta 64 bits
velocidad de la memoria ram
soporta la virtualizacin asistida por hardware
bits ejecutados a la vez
tiene escalado de frecuencia dinmica

Helio P25

nos encontramos ante un procesador octa core capaz de alcanzar una

frecuencia de reloj mxima de 2.5 GHz.
cuenta con dos clsteres que reparte los ncleos en cuatro Cortex-A53 a 1.6
GHz y otros cuatro Cortex A-53 a 2.5 GHz.
Helio P25 soportar hasta 6 GB de RAM.
es compatible con pantallas Full HD a 60 fps.

Helio X30

velocidad de reloj total del microprocesador

utiliza tecnologa big.little
tiene bit nx
tiene trustzone
tiene ejecucin fuera de orden

Spreadtrum

Es uno de los proveedores de chips de SoC para Smartphones de China que hasta
ahora haba pasado sin pena ni gloria. Sin embargo esta el futuro de esta marca puede
ser muy diferente a medio plazo, ya que la adquisicin de Intel del 20% de la empresa
el pasado ao por 1,5 billones de dolares a dado alas a Spreadtrum, que ahora apunta
al mercado de gama baja con una agresiva guerra de precios que puede tener como
principal vctima a Mediatek.
SC9830A

Un SoC Quad Core con procesadores ARM Cortex-A7 con una velocidad de reloj de
hasta 1,5 GHz que integra una GPU Mali-400mp2 y que incluye wifi b/g/n,
GPS,Bluetooth 4.0, radio FM y dispone de soporte nativo para Android 5.0. A nivel de
comunicaciones incluye soporte para redes mundiales 2G/3G/4G con Dual SIM. Este
SoC soporta pantallas con resolucin 1080p y camaras de hasta 13 millones de pxeles.

SC7731G

Un nuevo SoC Quad Core con ncleos ARM Cortex-A7 a una velocidad mxima de 1,3
GHz con GPU Mali-400mp2 y que tambin incluye wifi b/g/n, GPS, Bluetooth 4.0, radio
FM y dispone de soporte nativo para Android 5.0. EN este caso incluye modem para
redes mundiales 2G y 3Gcon Dual SIM e inclye tambien soporte para pantallas HD
1080p y camaras de hasta de 8 megapxeles.

Spreadtrum SC8830

El Spreadtrum SC8830 es un SoC (System on a Chip) econmico de gama baja que

suele ser utilizado en smartphones basados en Android. Es producido en 28nm e integra
una CPU quad-core Cortex-A7 con velocidad de cerca de 1,2 GHz, una GPU ARM Mali-
400 MP2 (benchmarks), un controlador de memoria LPDDR2/3, y un mdulo de radio
para HSPA+, WiFi 802.11b/g/n, GPS, y Bluetooth 4.0.

Debido a la baja velocidad de 1,2 GHz, los cuatro ncleos de CPU solo se sitan en la
gama baja de SoCs Android similar al MediaTek MT6589. Cuidado, en el Samsung
Galaxy J1, el SoC es recortado a una versin dual-core, y, por tanto, muestra un
rendimiento inferior en aplicaciones multi-threaded.

Gracias al proceso de 28nm y a los pequeos ncleos A7, el consumo de energa es

bastante bajo y, por lo tanto, el SoC puede ser utilizado en pequeos smartphones.
Mviles con el procesador Spreadtrum SC8830
Mviles con el procesador Spreadtrum SC7731G
Spreadtrum SC9860

Este potente procesador porta un SoC de ocho ncleos a 2.0 GHz construido en 16
nanmetros y con arquitectura de 64 bits. La GPU es la Mali T880, que est capacitada
para mover videos en resolucin 4K. Adems soporta conectividades LTE de categora
7 con velocidades de 300 Mbps de descarga y de 100 Mbps de subida.

Es capaz tambin de soportar cmaras de 26 megapxeles, pantallas con una resolucin

de 2560 x 1600 pxeles y grabacin de video en resolucin UHD.