Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Barramento
CAMINHO DE DADOS
Memria de
Rascunho
Unidade
de
Controle Registrador de
A B Entrada da ULA
Barramento de
Entrada da ULA
ULA
Registrador de
f(A,B)
Sada da ULA
CISC RISC
Complex Instruction Set Computer Reduced Instruction Set Computer
Princpio: microprograma interpreta Princpio: Conjunto de instrues
instrues complexas. constitudo por instrues simples de
Microinstrues primitivas que uso muito freqente. Instrues mais
compem o microprograma so complexas devem ser implementadas
executadas por um hardware como combinao de instrues
simples. simples
Projeto visa simplificar o hardware e Projeto visa um melhor desempenho.
diminuir o fosso semntico entre as Atravs da execuo eficiente de
linguagens de alto nvel e a instrues.
linguagem de mquina.
Complexidade concentrada no Complexidade concentrada no
projeto do microprograma. projeto do compilador.
Conjunto grande (centenas de Conjunto pequeno (no mais do que
instrues). Poucas instrues de uso trs dezenas de instrues). Todas as
frequente, muitas raramente usadas. instrues so de uso freqente.
Instrues complexas, interpretadas Instrues primitivas simples,
por microprograma. interpretadas pelo hardware.
Execuo de uma instruo demora Execuo de uma instruo em um
vrios ciclos de mquina. nico ciclo de mquina.
Compatibilidade fcil de ser Compatibilidade difcil de ser
mantida. mantida.
Pipeline:
Clock 1 2 3 4 5 6 7
Estgio
E1 1 2 3 4 5 6 7
E2 1 2 3 4 5 6
E3 1 2 3 4 5
E4 1 2 3 4
E5 1 2 3
Arquiteturas Superescalares:
Estgio 4
ULA
ULA
STORE
Ponto
Flutuante
Computadores Matriciais:
Processadores Matriciais:
Unidade de Controle
Instrues enviadas em broadcast
Processador
Memria
Processadores Vetoriais:
A B
f(A,B)
Multiprocessadores:
Memria
Compartilhada
Multicomputadores:
Hierarquia de Memria:
Memria de Rascunho:
Memria Principal:
Endereamento:
byte byte
Endereo Endereo
0 0 1 2 3 3 2 1 0 0
4 4 5 6 7 7 6 5 4 4
8 8 9 10 11 11 10 9 8 8
12 12 13 14 15 15 14 13 12 12
Palavra Palavra
de 32 bits de 32 bits
(a) Big Endian. (b) Little Endian.
Figura 2.11. (a) Memria Big Endian. (b) Memria Little Endian.
Memria Cache:
Observaes:
Por razes histricas, o aperfeioamento das memrias centrou-se no
aumento da sua capacidade de armazenamento, enquanto a o
aperfeioamento das CPU's centrou-se no seu desempenho.
A memria principal um "gargalo" para a CPU, que deve esperar
vrios ciclos para ter atendidas as suas requisies memria.
possvel projetar uma memria com velocidade compatvel com a
CPU, mas muito caro (deve ser embutida dentro do chip do
processador). Existem restries ao aumento do tamanho do chip.
Soluo mais eficiente: Memria Cache, memria semicondutora rpida
(e cara), mas de pequena capacidade, que, associada memria
principal, (barata e de grande capacidade), resulta numa memria
razoavelmente barata, razoavelmente rpida e de grande capacidade.
Processador
Memria
Cache Principal
Barramento
Memria Secundria:
Dispositivo Dispositivo
Barramento