Generador de paridad: Para modificar el circuito de la figura 4.

25 (a) a un "generador de paridad impar", todo

lo que se necesita es un inversor en la salida.
Verificador de Paridad: Para modificar el circuito de la figura 4.25 (b) "Odd Parity Checker", las puertas
exclusivas de 2 entradas deben ser cambiadas a puertas NOR exclusivas de 2 entradas.
 (a) Cuando todas las otras entradas de la puerta OR estn en el estado LOW, la seal lgica pasar a su
salida sin cambios.
(b) Cuando todas las otras entradas de la puerta AND estn en el estado HIGH, la seal lgica pasar a su
salida sin cambios.
(c) Cuando todas las otras entradas a la puerta NAND estn en el estado HIGH, la seal lgica pasar a su
salida en forma invertida.
(d) Cuando todas las otras entradas a la puerta NOR estn en el estado LOW, la seal lgica pasar a su
salida en forma invertida.

(a) No. Un circuito lgico debe tener dos entradas para ser utilizado como un circuito habilitar / deshabilitar.
(b) No. La entrada de control de una puerta XOR puede ser ALTA o BAJA. Si la entrada de control es LOW, la
seal en la otra entrada no es afectada. Si la entrada de control es ALTA la seal en la otra entrada pasara a su
forma invertida.
(a) 1. La salida del inversor est puesta a tierra internamente.
2. La salida del inversor est puesta a tierra externamente.
3. La entrada que es accionada por la salida del inversor est puesta a tierra internamente.
(b) La salida del inversor se cortocircuita a la salida de otro circuito lgico.
(a) Como Z1-4 es esencialmente flotante, la sonda lgica mostrar un nivel lgico indeterminado.
(b) Habr 1.4v-1.8v en la salida.
(c)

El terminal Z2-9 flotar (HIGH en TTL) ya que Z1-4 se abre internamente. As, la seal en Z2-8 es la
opuesta de la seal en Z2-10.
(d)
 IC Z2-2 estar flotando y por lo tanto su voltaje flucta mientras recoge el ruido. Por lo tanto, el nivel Z2-3
ser impredecible. IC Z2 tambin puede sobrecalentarse y eventualmente destruirse a s mismo.

1) Primero aislar Z1-4 de Z2-1 usando uno de los siguientes mtodos:

(a) cortar la traza de Z1-4 a Z2-1.
(b) recorte de pin 4 de Z1.
(c) recorte de pin 1 de Z2.
2) Compruebe si Z1-4 est pulsando. Si lo es, entonces uno puede estar seguro de que el inversor Z1 est
funcionando correctamente. Si est siempre LOW (internamente cortocircuitado a tierra) entonces el inversor
Z1 debe ser reemplazado.
3) Si el paso 2 anterior demuestra IC Z1 para funcionar correctamente entonces el problema debe ser con
NAND puerta Z2 (interna en cortocircuito a tierra). Mediante el uso de una sonda lgica, compruebe el nivel
lgico en Z2-1. Lo ms probable es que tendr una lgica permanente LOW que mantiene Z1-4 LOW y Z2-3
HIGH. Reemplace Z2.

1) Error de polarizacin de IC (Vcc AND / OR Tierra).

2) Z2-2 est abierto internamente (flotante).
3) Z2-1 est abierto internamente (flotante).
4) Z2-3 est abierto internamente (flotante).
Procedimiento: Con un VOM o sonda lgica, verifique Vcc y Tierra del IC. Si el Vcc y la tierra las mediciones son
correctas, desconecte el Z2-3 de cualquier carga que est manejando. Si el problema persiste, reemplace Z2.
S. (c), (e), (f).
(a) No. Esto habra mantenido el punto X en una lgica LOW permanentemente y el primer caso (A = 1, B = 0)
no habra funcionado.
(b) No. Un abierto en Z2-13 tiene el mismo efecto que una lgica ALTA (slo en TTL). As, en el segundo caso (A
= 0, B = 1, C = 1) Z2-11 hubiera sido LOW y Z2-8 HIGH.
(d) No. Esto habra causado IC Z2 ser imparcial e impedir que el circuito funcione correctamente para el primer
caso.
(g) No. Esto hubiera causado que Z2-10 estuviera siempre LOW y Z2-8 HIGH para todos los casos.

1) Hacer A = 0 (Z1-1), B = 1 (Z1-2) y C = 1 (Z2-12). Este es el caso que hace que el circuito funcione mal. Observe
que las otras tres combinaciones posibles de A y B no causan un problema. Sabemos que el IC Z1 est
funcionando a partir de los resultados del primer caso.
2) Los niveles lgicos en Z2-13 y Z2-12 deben ser ALTOS.
(a) Compruebe si Z2-11 tiene una LOW lgica.
(b) Si Z2-11 es LOW y Z2-9 no apaga la alimentacin del circuito.
(c) Utilice un VOM para realizar un control de continuidad entre Z2-11 y Z2-9. Si hay un abierto, encontrarlo
y restablecer la continuidad entre estos dos puntos.
3) Si despus de realizar el paso dos el tcnico encuentra que existe una buena conexin entre Z2-11 y Z2-9,
entonces se podra concluir que la salida Z2-11 o la entrada Z2-9 est externamente en cortocircuito a Vcc.
Puesto que el circuito todava tiene la energa apagada de la ltima comprobacin. el tcnico debe hacer una
comprobacin de continuidad para ver si la traza entre Z2-11 y Z2-9 est externamente en cortocircuito a Vcc.
Si hay un corto a Vcc. encontrarlo y eliminarlo. Si no se encuentra ningn cortocircuito externo a Vcc entonces
Z2-11 o Z2-9 o ambos deben ser internamente cortos a Vcc o tener una apertura interna. En cualquier caso,
debe realizarse la sustitucin de IC Z2.
Esta es una pregunta difcil. Usted ha notado que Z2-6 y Z2-11 estarn en el mismo nivel lgico excepto para
los dos casos que no funcionan. Para estos casos, se supone que Z2-6 y Z2-11 son diferentes. Puesto que
miden indeterminado para esos casos, es probable que Z2-6 y Z2-11 estn en cortocircuito juntos,
probablemente por un puente de soldadura. El cortocircuito no tendr efecto en todos aquellos casos en que
estas dos salidas estn al mismo nivel.
(b) Si el Z1-2 se cortocircuit internamente a tierra, el circuito no habra detectado esta condicin de ALARMA
cuando el pasajero no se at su cinturn de seguridad.
(c) Dado que se trata de un circuito lgico TTL, si hubiese una conexin abierta entre Z2-6 y Z2-10, el circuito
habra funcionado como si un HlGH lgica estuviera presente en Z2-10. Esto hubiera causado que el circuito
SIEMPRE asumiera que un pasajero estaba en el asiento con el respectivo cinturn de seguridad sujetado.

Dado que el problema slo se manifiesta cuando un ocupante est presente en el coche y el encendido est
encendido, se puede deducir que IC Z2 est funcionando correctamente. El problema debe ser con IC Z1. Las
siguientes son las posibles fallas del circuito:
(a) IC Z1 no est debidamente sesgada.} Ms probable
(b) IC Z1 se enchufa hacia atrs.} problemas.
Posibilidades remotas:
(c) Z1-4 y Z1-2 estn en cortocircuito interno a Vcc.
(d) Z1-4 y Z1-2 estn abiertos internamente.
(e) Una conexin abierta de Z1-2 a Z2-5, y de Z1-4 a Z2-2.
(f) La conexin de Z1-2 a Z2-5 se pone en cortocircuito externo a Vcc, as como la conexin de Z1-4 a Z2-2.
(9) Z1-1 y Z1-3 estn internamente en cortocircuito a tierra.
Procedimiento:
1) Efecte las mediciones de voltaje necesarias para confirmar el sesgo de IC Z1 adecuado. Compruebe la
correcta orientacin de IC Z1.
2) Compruebe los niveles lgicos en Z1-2 y Z1-4 con una sonda lgica. Si IC Z1 est funcionando correctamente
entonces una lgica TTL LOW debe estar presente en estos puntos.
3) Si estos niveles lgicos siguen siendo ALTOS, usando un ohmmetro, compruebe si hay cortocircuitos
externos en Vcc o trazas de PC abiertas.
4) Comprobar los niveles lgicos en Z1-1 y Z1-3 con una sonda lgica. si IC Z1 debe funcionar correctamente
entonces una lgica TTL ALTA debe estar presente en estos puntos.
5) Si estos niveles lgicos son BAJOS, utilice un ohmmetro para verificar si hay cortocircuitos externos en
tierra.
6) Si los pasos anteriores no revelan una causa probable, Z1 debe estar daado internamente y debe ser
reemplazado.

Por alguna razn Z2-13 es siempre ALTO. Las siguientes son las posibles fallas del circuito:
(a) Z2-13 est cortocircuitado internamente a Vcc.
(b) Z2-8 est en cortocircuito interno a Vcc.
(c) La conexin de Z2-8 a Z2-13 est abierta o externamente en cortocircuito a Vcc.
(d) Z2-9 o Z2-10 estn internamente en cortocircuito a tierra.
(e) Z2-3 o Z2-6 estn internamente en cortocircuito a tierra.
(f) Las conexiones de Z2-3 a Z2-9 o de Z2-6 a Z2-10 estn externamente en cortocircuito a tierra.
Procedimiento:
El primer paso para solucionar problemas es asegurarse de que todos los ICs estn correctamente sesgados
(Vcc y Tierra) y orientados.
I) Aislar Z2-13 de Z2-8 cortando el rastro en la tarjeta de PC o cortando el perno apropiado en IC Z2 (pin 8 o pin
13). Compruebe el nivel de voltaje en Z2-13 con un VOM. Debe estar a unos 0 v, ya que est flotando en este
punto. Si la tensin es ~ Vcc, Z2-13 es internamente o externamente cortocircuitado a Vcc y debe ser
reemplazado.
II) Si no se encuentra un fallo despus de realizar el paso I, compruebe el nivel lgico en Z2-8 con una sonda
lgica. si es ALTO, compruebe los niveles lgicos en Z2-9 y Z2-10. Uno de ellos o ambos debe ser BAJO. Si
ambos son altos. lC Z2-8 est cortocircuitado internamente o externamente a Vcc.
III) Si Z2-9 es BAJO
Compruebe los niveles lgicos en Z2-1 y Z2-2. Deben ser ambos BAJOS. si son BAJOS, asle Z2-3 de Z2-9
cortando el rastro en la tarjeta de PC o cortando el pasador apropiado (Z2-3 o
Z2-9). Compruebe los niveles lgicos en Z2-3 y Z2-9 con una sonda lgica. Si cualquiera de las dos entradas es
LOW, se debe concluir que IC Z2 pin 3 o pin 9 est externamente o internamente cortocircuitado a tierra.
IV) Si Z2-10 es LOW, se debe utilizar el mismo procedimiento de prueba para la conexin entre Z2-10 y Z2-6.
(a) Forma bidimensional de una tabla de verdad utilizada para simplificar una expresin de la suma de los
productos.
(b) La expresin lgica que consiste en dos o ms trminos AND (productos) que se encuentran por un OR
juntos.
(c) Ciclo lgico que produce un bit de paridad par o impar para un conjunto dado de bits de datos de entrada.
(d) Grupo de ocho 1s que estn adyacentes entre s dentro de un mapa de Kamaugh.
(e) Circuito lgico que controla el paso de una seal de entrada a travs de la salida.
(f) Situacin cuando el nivel de salida de un Circuito para un conjunto dado de condiciones de entrada puede
ser asignado como 1 o 0.
(g) seal de entrada que se deja desconectada en un circuito lgico.
(h) Siempre que un nivel de voltaje lgico de una familia lgica particular caiga fuera del rango requerido de
voltajes para un lgico 0 o lgico 1.
(i) La colisin de la seal es cuando dos seales estn "luchando" entre s.
(j) Dispositivo lgico programable
(k) La familia TTL (Transistor-Transistor-Logic) es la familia principal de circuitos integrados digitales bipolares.
(I) La familia CMOS (Complementary Metal Oxide Semiconductor) pertenece a la clase de lCs digitales
unipolares.
Salida Q igual que 5.1
La respuesta mostrada se producira si el pestillo NAND no funciona como FlIp-Flop. Una lgica permanente
ALTA en el IC Z1-4 evitar que el pestillo funcione correctamente y, por lo tanto, el rebote del conmutador
aparecer en Z1-6. Cuando la onda cuadrada de 1KHz es alta, el rebote del interruptor estar presente en Z2-
6.
Las entradas de control deben ser estables para ts = 20 ns antes de la transicin de la base.

El FF responder en los momentos b, d, f, h, j correspondientes a las transiciones de CLK en sentido negativo.

(a) Conecte las entradas J y K permanentemente ALTA. La salida Q ser una onda cuadrada con una frecuencia
de 5 KHz. (b) La salida Q ser una onda cuadrada con una frecuencia de 2.5 KHz
(a) Dado que el FF tiene tH = 0, el FF responder al valor presente en la entrada D justo antes de la NGT del
reloj.

(b) Conecte Q a la entrada D de un segundo FF. y conecte la seal de reloj al segundo FF. La salida del segundo
FF se retrasar en 2 periodos de reloj desde los Datos de entrada.

Q es una onda cuadrada de 500 Hz

Si Q se conecta de nuevo a D, las salidas Q y Q estarn oscilando mientras CLK est ALTO. Esto se debe a que
Q = 1 producir S = 0, C = 1 lo que har que Q = 0. Este Q = 0 entonces har que S = 1, C = 0 lo que har que
Q = 1.

o
J = K = 1 para que FF alterne en cada borde negativo CLK, a menos que las entradas sean
BAJAS.
(a) TpLH de CLK a Q es de 200ns.
(b) Con un tH = 5ns, el 7474 requiere que sus entradas de control permanezcan estables el tiempo ms
largo despus de la transicin CLK.
Con un tS = 60ns, el 74C74 requiere que sus entradas de control permanezcan estables el tiempo ms
largo antes de la transicin CLK.
es 30ns.
(c) tW(L) en
(a) Y puede ir ALTO solo cuando C pasa a ALTO mientras que X ya es ALTO. X puede ir ALTO solo si B pasa a
ALTO, mientras que A es ALTO. Por lo tanto, la secuencia correcta es A, B, C.
(b) El impulso START inicialmente borra X e Y a 0 antes de aplicar las seales A, B, C.
(c)