Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Ustawianie licznikw
0 0 Tryb 0
0 1 Tryb 1
1 0 Tryb 2
Ukad T0 tryb 3
1 1
Ukad T1 - zatrzymany
Synchroniczna (USRT)
o Dwie linie: dane i zegar, + linia masy
Asynchroniczna (UART)
o Jedna linia: dane, + linia masy
o Dane s przesyane w takt wewntrznego sygnau zegarowego, generowanego
oddzielnie w nadajniku i odbiorniku
o Nadajnik i odbiornik maj ustawion t sam czstotliwo sygnaw zegarowych
(sygnaw taktujcych).
3. Rodzaje szyn
Adresowa
Danych
Z portu:
CJNE A, Pp, d;
JB Pp, d;
MOV Rn, Pp;
XCH A, Pp;
ADD A, Pp;
ANL A, Pp
Z bufora:
ANL Pp, s;
ORL Pp, s;
XRL Pp, s;
INC Pp;
DEC Pp;
JBC Pp.b;
DJNZ Pp, d;
CPL Pp.b;
MOV Pp.b, C;
CLR Pp.b;
SET Pp.b
Rejestr SCON:
TH0
TL0
TH1
TL1
TH2
TL2
RCAP2H (RLDH)
RCAP2L (RLDL)
T2CON
T3FD
T3CON
Wejcia / Wyjcia
P0
P1
P2
P3
Linia danych
Linia zegara
Magistrale:
I^2C (IIC)
1-Wire
SPI
USB
CAN
RS232,
FireWire
Ethernet
5,12 ms = 5120 us
Fmax = 12 Mhz / 12 = 1us
Warto maksymalna rejestru: 12^13 - 1 = 8191
14. Ktre funkcje mikrokontrolera nie s (albo nie musz by ) taktowane zegarem
Magistrala 1-Wire - do komunikacji wymagana jest tylko jedna linia oraz linia masy.
Linie:
Danych SDA
Zegara SCL
+ Masa
Wstrzymanie przez:
odczenie zegara systemowego od jednostki centralnej pytkie wstrzymanie, krtki
czas powrotu
zatrzymanie zegara systemowego gbokie wstrzymanie, dugi czas powrotu
wynikajcy z koniecznoci ustabilizowania si zegara.
Pamici kodu
23 h 59 min 59 s
20. Uruchamianie Watchdog
Ustawienie bitu EA
Konfiguracja rejestru WCON (?)
System mikroprocesorowy
Kolejka LIFO
Nie. S poziomy niskie i wysokie. Podczas wykonywania przerwania stopnia niskiego moe
nastpi przerwanie przez obsug przerwania wysokiego poziomu.
W przypadku wykonywania przerwa na tym samym poziomie liczy si priorytet przerwa,
ktry jest cile okrelony.
25. Jaki bit zostanie wysany jako pierwszy jeli do SBUF wpiszemy warto F0h = 11110000
Zaley od trybu pracy. Dla trybw 1, 2, 3 najpierw zostanie wysany bit startu 0. (?)