Sei sulla pagina 1di 2

Exerccios processamento superescalar

1 - A seguinte sequncia de instrues lgicas e aritmticas ser executada por um processador em


pipeline de 5 estgios busca da instruo, leitura de registradores, execuo, acesso memria e
escrita de registradores. A sequncia, no entanto, apresenta conflito de dados.

and R5, R4, R3


or R6, R4, R2
add R1, R2, R2
mul R3, R2, R1
sub R1, R1, R4

O pipeline foi implementado sem hardware adicional para a resoluo de conflitos, mas os valores
dos registradores podem ser escritos na primeira metade do ciclo e lidos na segunda metade.
Sabendo-se que o primeiro operando das instrues o registrador destino, avalie as afirmaes a
seguir.

I. A troca de posio entre as intrues or e add soluciona o conflito de dados.


II. A troca de posio entre as instrues add e and soluciona o conflito de dados.
III, A insero de uma operao nop (sem operao) entre add e mul soluciona o conflito de dados.
correto o que se afirma:

A) I, apenas.
B) II, apenas.
C) I e III, apenas.
D) II e III, apenas.
E) I,II e III.

2 - O trecho de cdigo em linguagem de montagem do MIPS64 a seguir faz a soma do contedo de


dois vetores, armazenando o resultado em um terceiro vetor.

LOOP: ld R1, A(R5) ;; R1 = MEM[A+R5]


ld R2, B(R5) ;; R2 = MEM[B+r5]
dadd R3, R1, R2 ;; R3 = R1 + r2
sd R3, C(R5) ;; MEM[C+r5] = R3
daddi R5, R5, -8 ;; R5 = R5 -8
bnez R5, loop ;; IF R5 <> 0 THEn PC=LOOP
nop

Assinale a alternativa que indica quantas dependncias diretas, antidependncias e dependncias de


sada respectivamente, podem ser encontradas nesse trecho de cdigo.
A) 3, 1, 1
B) 4, 3, 0
C) 2, 2, 1
D) 1, 2, 3
E) Nenhuma das respostas anteriores.

3 - Analise as seguintes afirmativas.


I. O processador que apresenta o melhor desempenho sempre aquele que tem a freqncia de
relgio mais alta.
II. A tcnica de pipeline utilizada para aumentar o desempenho em processadores. Dessa forma, o
pipeline alivia o tempo de latncia das instrues.
III. A maneira mais simples de aumentar a taxa de acertos em memria cache aumentar a sua
capacidade.
IV. Em arquiteturas superescalares, os efeitos das dependncias e antidependncias de dados so
reduzidos na etapa de renomeao de registradores.

A anlise permite concluir que


A) todas as afirmativas so verdadeiras.
B) somente as afirmativas II e III so verdadeiras.
C) somente as afirmativas III e IV so verdadeiras.
D) somente as afirmativas II, III e IV so verdadeiras.
E) nenhuma das afirmativas verdadeira.

4- Analise as seguintes definies de pipeline de instrues simples, superescalar e superpipeline:


I. Pipeline instrues simples: instrues individuais que so executadas atravs de um pipeline de
estgios, de maneira que, enquanto uma instruo est sendo executada em um estgio, outra
instruo est sendo executada em outro estgio do pipeline.
II. Superescalar: um pipeline construdo por meio da replicao de recursos de execuo, o que
permite a execuo paralela de instrues em pipelines paralelos.
III. Superpipeline: permite a execuo de duas tarefas em um nico ciclo de clock do processador.

Quais esto corretas?


A) Apenas I.
B) Apenas III.
C) Apenas I e II.
D) Apenas II e III.
E) I, II e III.