Dispositivos Digitales Programables

Dr. Isidro Javier Dominguez

Carretera Federal 180 S/N, San Antonio Crdenas, Carmen, Campeche,
C.P. 24381 Tels. (13-13290, 13-13291) isidro_eei@hotmail.com
 Unidad 1 Entorno de Programacin VHDL

10% Cuestionario1 Fecha de entrega 11 de Sep.

10% Participacin 10%
10% Mapa mental Fecha de entrega 12 de Sep.
20% Cuestionario2 Fecha de entrega 18 de Sep.

50% Ejercicios de programacin Software Xilinx

Fecha de entrega 21 de Sep.

Dr. Isidro Javier Dominguez 2

isidro_eei@hotmail.com
 Evolucin de los circuitos integrados

SSL Small scale integration

MSI Medium scale integration

VSLI Very large scale integration

Dr. Isidro Javier Dominguez

3
isidro_eei@hotmail.com
 Dispositivos Digitales Programables

Dr. Isidro Javier Dominguez 4

isidro_eei@hotmail.com
 Arquitectura de PLD

Dr. Isidro Javier Dominguez 5

isidro_eei@hotmail.com
 Dispositivos Digitales Programables

Dr. Isidro Javier Dominguez 6

isidro_eei@hotmail.com
 Dispositivo Lgico Programable
Complejo CPLD

Dr. Isidro Javier Dominguez 7

isidro_eei@hotmail.com
 Arreglo de Compuertas Programables en
Campo FPGA

Dr. Isidro Javier Dominguez 8

isidro_eei@hotmail.com
 FPGA

Dr. Isidro Javier Dominguez 9

isidro_eei@hotmail.com
 FPGA

Dr. Isidro Javier Dominguez 10

isidro_eei@hotmail.com
 Generador de Funciones o LUT (Look Up
Table)

Dr. Isidro Javier Dominguez 11

isidro_eei@hotmail.com
 CPLD y FPGA

Dr. Isidro Javier Dominguez 12

isidro_eei@hotmail.com
 Mercado de Productos

Dr. Isidro Javier Dominguez 13

isidro_eei@hotmail.com
Dr. Isidro Javier Dominguez 14
isidro_eei@hotmail.com
 Actividad 1 Cuestionario
Fecha de entrega 12 de Sep.

Dr. Isidro Javier Dominguez Answer in your netbooks

15
isidro_eei@hotmail.com
Mapa Mental PLD CPLD FPGA
Explicar con sus propias palabras lo relacionado a un PLD, CPLD,
FPGA.
Identificar los principales fabricantes fabricantes
Datos histricos
Arquitectura. Fecha de entrega 12 de Sep.
Aplicaciones
Explicar la arquitectura de las interfaces y dispositivos de
programacin de PLD's
Determinar los principales elementos que componen una interfaz de
programacin de PLD's
Explicar los principales elementos que conforman el lenguaje
grafico simblico
Convertir una ecuacin booleana en su representacin esquemtica
por compuertas.

16
 VHDL Arquitectura y Organizacin

Dr. Isidro Javier Dominguez 17

isidro_eei@hotmail.com
 Entidad

Dr. Isidro Javier Dominguez 18

isidro_eei@hotmail.com
 Modos de Datos

Dr. Isidro Javier Dominguez 19

isidro_eei@hotmail.com
 Tipos de Datos

Dr. Isidro Javier Dominguez 20

isidro_eei@hotmail.com
 Declaracin de Entidad
Consiste en la declaracin de las estradas y salidas

Dr. Isidro Javier Dominguez 21

isidro_eei@hotmail.com
 Diseo de entidades mediante vectores

Dr. Isidro Javier Dominguez 22

isidro_eei@hotmail.com
 Diseo de entidades mediante vectores

Dr. Isidro Javier Dominguez 23

isidro_eei@hotmail.com
 Diseo de entidades mediante libreras y
paquetes

Dr. Isidro Javier Dominguez 24

isidro_eei@hotmail.com
 Example

Dr. Isidro Javier Dominguez 25

isidro_eei@hotmail.com
 Arquitectura
Estilo Funcional.
Se basa en el uso de procesos y de declaraciones
secuenciales.

Por flujo de datos

Indica la forma en que los datos se pueden transferir de una
seal a otra.

Estilo estructural
Basa su comportamiento en modelos establecidos,
compuertas, sumadores, contadores

Dr. Isidro Javier Dominguez 26

isidro_eei@hotmail.com
 Descripcin funcional

Dr. Isidro Javier Dominguez 27

isidro_eei@hotmail.com
 Example

Simular y programar
participacin

Dr. Isidro Javier Dominguez 28

isidro_eei@hotmail.com
 Descripcin por flujo de datos

Dr. Isidro Javier Dominguez 29

isidro_eei@hotmail.com
 Descripcin por flujo de datos

Simular y programar
participacin

Dr. Isidro Javier Dominguez 30

isidro_eei@hotmail.com
 Descripcin por flujo de datos

Dr. Isidro Javier Dominguez 31

isidro_eei@hotmail.com
 Descripcin por flujo de datos

Simular y programar
participacin

Dr. Isidro Javier Dominguez 32

isidro_eei@hotmail.com
 Descripcin por flujo de datos

Dr. Isidro Javier Dominguez 33

isidro_eei@hotmail.com
 Descripcin estructural

Dr. Isidro Javier Dominguez 34

isidro_eei@hotmail.com
 Descripcin
estructural

Dr. Isidro Javier Dominguez 35

isidro_eei@hotmail.com
 Cuestionario

Entregar en libreta a mano

Dr. Isidro Javier Dominguez 36

isidro_eei@hotmail.com
 Cuestionario
Fecha de entrega 18 de sep

Entregar en libreta a mano

Dr. Isidro Javier Dominguez 37

isidro_eei@hotmail.com
 Exercise

Resolver los siguientes ejercicios respetando una estructura por

compuertas.
Usar el software Xilin ISE programar en VHDL y Simular su
funcionamiento.

Fecha de entrega 21 de Sep.

Dr. Isidro Javier Dominguez 38

isidro_eei@hotmail.com
 Exercise
Nota: Separar cada ejercicio y
explicar con sus propias palabras
cada una de los siguientes apartados.

1. La tabla de verdad.
2. Escribir la ecuacin.
3. La simplificacin si es necesario.
4. El diagrama de compuertas.
5. Imagen del programa en VHDL.
6. Imagen de la simulacin
comprobando la tabla de verdad.
7. Anexar video de la simulacin

Dr. Isidro Javier Dominguez 39

isidro_eei@hotmail.com