Sei sulla pagina 1di 44

ELETTRONICA

DIGITALE

Logica Digitale, Algebra di Boole


Porte Base AND, OR, NOT
Circui= NAND, NOR, XOR
Logica a Diodi (DL) e a Transistor Transistor
(TTL)
1
EleBronica Digitale
La maggior parte delle grandezze siche rappresentata da valori con=nui ed i
sensori che le misurano forniscono segnali con=nui.
In ques= casi lEleBronica Analogica (amplicatori, Filtri ) la scelta naturale.
Esistono situazioni in cui segnali sono discre= (impulsi da rivelatori, informazioni da
interruBori, tas=ere etc).
In questo caso uso della EleBronica Digitale (circui= che traBano con da= binari)
naturale.
LeleBronica digitale in grado di implementare lalgebra booleana e di
implementare funzioni logiche anche complesse, u=li a realizzare sistemi di controllo
In mol= casi inoltre necessario o conveniente conversione fra Analogico e Digitale e
viceversa Audio e Video Digitale (CD, DVD, MP3 )
Il teorema del campionamento (o teorema di Nyquist-Shannon) aerma che, per
campionare correBamente (senza perdita di informazioni) un segnale a banda
limitata, suciente campionarlo con una frequenza di campionamento pari
almeno al doppio della massima frequenza del segnale (tale frequenza viene
anche deBa frequenza di Nyquist).
2
Sistemi numerici posizionali
Decimale Base 10:
3260 = 3x103+2x102+6x101+0x100
Binario Base 2:
10101=1x24+0x23+1x22+0x21+1x20
Decimale Binario O8ale Esadecimale
0 0 0 0
1 1 1 1
2 10 2 2
3 11 3 3
4 100 4 4
5 101 5 5
6 110 6 6
7 111 7 7
Decimale Binario O8ale Esadecimale
8 1000 10 8
9 1001 11 9
10 1010 12 A
11 1011 13 B
12 1100 14 C
13 1101 15 D
14 1110 16 E
15 1111 17 F
16 10000 20 10
17 10001 21 11
18 10010 22 12
Binary Digit
I Bit possono essere
interpretati
elettronicamente da
transistors accesi o
spenti
Sta= Logici
+5 V

La codica binaria pu essere implementata da V0


circui= che hanno solo due possibili sta= S
InterruBore ON-OFF
Transistor: Acceso-Spento (InterdeBo-Saturato)
Segnale presente o assente

Sistemi Binari in cui scegliamo livelli di tensione HIGH e LOW
Livelli HIGH e LOW possono essere anche associa= agli sta= TRUE e FALSE
della Logica Booleana, in tuBe le combinazioni (HIGH-FALSE, LOW-TRUE o
HIGH-TRUE, LOW-FALSE)
Livelli HIGH e LOW vengono anche associa= ai valori 0 ed 1 che
corrisponderanno al valore di un bit
Assoceremo i due sta= a livelli di tensione V(0) e V(1) oppure V0 e V1
6
Il transistor BJT come interruBore transistor a giunzione
bipolare

vs
VCC V2

IC RL
IB
T1 T2 t
Vout
vs -V1

giunzione BE polarizzata inversamente


anche CB polarizzata inversamente
t < T1 vs = -V1 il transistor in interdizione,
non ci sono correnti
Vout = VCC
7
IC = 0 circuito aperto
Il transistor BJT come interruBore
vs
VCC V2

IC RL
IB
T1 T2 t
Vout
vs -V1

V2 tale che il transistor sia alla


soglia della saturazione (VCE<0.3 V)
IC = (VCC VCE)/RL ; VCE << VCC
T1 < t < T2 vs = V2 IC = VCC/RL
IC determinata da VCC e RL
Vout = VCE 0.3 V

t > T2 vs = -V1 Il transistor torna in interdizione 8


Il transistor BJT come interruBore

Input Output
vs vout

V2 VCC

VCES
T1 T2 t T1 T2 t

-V1

9
Il transistor BJT come interruBore

Input Output
vin vout

VCC VCC

VCES VCES
T1 T2 t T1 T2 t

10
Il transistor BJT: tempi di risposta
Transizione da uno stato allaltro non
istantanea, cio la corrente non risponde
immediatamente al segnale di input, ma con
un certo ritardo, dovuto a ragioni fisiche
q Da interdizione a saturazione
o caricare capacit del transistor,
concentrazione minoritari da 0 a
regione attiva e poi a saturazione,
o Tempi decine di ns
q Da saturazione a interdizione:
o rimozione delleccesso di portatori
minoritari in base, attraversamento
regione attiva,
o Tempi di centinaia di ns

Pi veloce ad accendersi che a spegnersi


11
Toff>>Ton
Livelli logici
Logica dinamica: bit riconosciuto dalla
Due possibilit presenza o assenza di un impulso

Logica posi=va V(1)

V(1) > V(0)

1 presenza di un impulso posi=vo V(0)


0 assenza di un impulso posi=vo
v t

Logica nega=va V(0)

V(0) > V(1)


12
1 presenza di un impulso nega=vo
V(1)
0 assenza di un impulso nega=vo

t
Livelli Fisici e Rumore
Stato della variabile logica (bit) livello di tensione in Volts

Logica posi=va

V(1) =5V v
V(0) =0V
V(1)
Necessaria una banda di tolleranza
per avere una
Immunit al rumore
Immunit a variazioni di temperatura V(0)

Cio livelli non sono esattamente t


definiti ma sono accettati entro la TTL
13
tolleranza V(1) = 5 1
Banda dipende da famiglia logica V(0) = 0 1
Algebra Booleana
Sistema matematico per lanalisi di stati logici
Sistemi binari (base 2)
Variabili Booleane assumono solo due valori
possibili 0 e 1
AND
Richiede solo tre funzioni OR
Funzioni
logiche di base NOT logiche
Circuiti usati per la realizzazione Porte
di funzioni logiche logiche
Possono essere combinati per creare funzioni
14
logiche complesse
Porte logiche di base - OR
v
OR A

A
Q B
B

Q = A+B Q

T1 T2 T3 T4 t
A B Q
0 0 0
0 1 1 A+B+C = (A+B)+C = A+(B+C)
1 0 1 A+B = B+A
A+1 = 1, A+A = A, A+0 = A
1 1 1
Porte logiche di base - AND
v
AND A
A
Q
B B

Q=AB Q

T1 T2 T3 T4 t
A B Q
0 0 0
0 1 0 ABC = (AB)C = A(BC)
AB=BA
1 0 0 A 1 = A, A A = A, A 0 = 0
1 1 1 A (B+C) = A B + A C 16
Porte logiche di base - NOT
v

A Q A

0 1
Y A= A
1 0
T1 T2 T3 T4 t A+ A =1
A A = 0
A Q
A + A B = A + B
sapendo che B + 1 = 1, A 1 = A, A + A = 1

A + A B = A (B + 1) + A B = A B + A + A B =
( )
A+ A B + A = B + A = A+ B
AND in logica posi=va a diodi (DL)
V2 = 5V Vcc=V2=5V Se uno (o pi) di A, B o C a V1=0
il diodo corrispondente conduce e
V1 = 0V V2 V V1 V2 V V1
R I= ,
R + Rs + R f R
VY = V2 RI quindi VY V1 + V
Y
A Se tup gli ingressi sono ad 1 (Vcc)
non passa corrente in R e VY =VCC
B A B C Y
0 0 0 0
0 0 5 0
C
0 5 0 0
Tabella della verit 5 0 0 0
Rf = resistenza direBa del diodo
0 5 5 0
Rs = resistenza interna dei 18
5 5 0 0
generatori in A, B, C
5 0 5 0
5 5 5 1
Tabelle Verit
In Volt Logica Posi=va Logica Nega=va
A B Y A B Y A B Y

0 0 0 0 0 0 1 1 1

0 5 0 0 1 0 1 0 1

5 0 0 1 0 0 0 1 1

5 5 5 1 1 1 0 0 0

AND OR
L AND in logica posi=va si comporta da OR in logica nega=va (AND/OR)
19
OR in logica a (posi=va) diodi (DL)

Se uno o pi di A,B o C
Y
A allo stato logico 1 (VCC) il
diodo corrispondente
B
conduce e VY=VCC-V
C Se tup gli ingressi sono a 0
(V0) non passa corrente in
R e VY =V0=0
R
Diventa un AND in logica
V0=0 nega=va
20
Problemi della logica a diodi (DL)


Alterazione Livelli:
Se Q basso D1 conduce e se le OR AND
resistenze sono uguali VY vale Vcc/2
(Par=tore di Tensione) Vcc=5V

Q
D1 Y

21

V0=0V
Problemi della logica a diodi (DL)
In logica posi=va se uso circuito per ingresso di altra porta
logica in uscita avr VY=V0+2V
In logica nega=va se uso circuito per ingresso di altra porta
logica in uscita avr VY=V1-2V
Rischio di uscire da banda di tolleranza OR AND

Alterazione Livelli: Vcc=5V

Se Q basso D1 conduce e se le
resistenze sono uguali VY vale Vcc/2
Q
D1 Y
(Par=tore di Tensione)
22

V0=0V
Inver=tore (NOT)
V2 = 5V

logica TTL (BJT) V1 = 0V

VCC
regione di interdizione
IC RC Vin = V1 < 0.5 V (V),
IB il transistor non conduce
Vout Vout = VCC
vs RB
regione di saturazione
Vin = Vcc
transistor in saturazione
Vout = 0.3 V
23
Algebra Booleana/1
U=le per trasformare una espressione logica in unaltra
di pi facile implementazione hardware

A= A A+ B = B + A
Propriet commuta=va
A B =B A
A A = 0
A + ( B + C ) = ( A + B) + C Propriet associa=va
A+ A =1
A ( B C ) = ( A B) C
A0 = 0
A (B + C) = A B + A C Propriet distribu=va
A+0 = A
A + A B = A Propriet di assorbimento
A 1 = A
A ( A + B) = A
A +1 = 1

A A = A
A + A B = A ( B +1) + A B = A B + A + A B =
24
A+ A = A ( )
= A+ A B+ A = B+ A = A+B
A + A B = A + B (A + B) (A + C) = A + B C
Algebra Booleana/2

Teoremi di De Morgan

A B C ....... = A + B + C + .......
A + B + C + ... = A B C .........

Il complemento dellAND di pi variabili


logiche dato dallOR dei complementi

Il complemento dellOR di pi variabili


logiche dato dallAND dei complementi
25
Algebra Booleana/3
Le leggi di De Morgan si possono vericare scrivendo le
tabelle di verit. Ad Esempio

A B A+B A+B A B A B

0 1 1 0 1 0 0

1 0 1 0 0 1 0

0 0 0 1 1 1 1

1 1 1 0 0 0 0
Algebra Booleana/4
Un circuito AND per logica posi=va funziona come un OR per logica nega=va
(De Morgan)

A A
B
Q
A + B A B B
Q

A A
B
Q
A B A + B B Q

non necessario usare i tre circuiti di base

Ne bastano due OR e NOT oppure AND e NOT


27
Porte logiche di base NOR

NOR
A v
Q A
B

Q=A+B B

A B Q Q

0 0 1
T1 T2 T3 T4 t
0 1 0
1 0 0
1 1 0 28
Porte logiche di base OR esclusivo - XOR
v
XOR A

A
Q B
B

Q
Q = A+ B

T1 T2 T3 T4 t
A B Q
0 0 0 Q = (A+B)(AB) A o B ma non A e B

0 1 1 Q = (AB)+(AB) Solo A o solo B

1 0 1 Q = (AB) + (A B) Non A=B

1 1 0 Q = (A+B)(A+B) 29
A o B e non A o non B
Realizzazioni XOR/1

Se A=1 o B=1, ma non simultaneamente Q=1

A Q=(A+B) (A B)
A+B
B

AB A B A+B AB AB Q
0 0 0 0 1 0
0 1 1 0 1 1
1 0 1 0 1 1
1 1 1 1 0 0
Realizzazioni XOR/2
Se A=1 e B=0, oppure A=0 e B=1 Q=1

A Q=AB + AB
AB
B

AB A A B B AB AB Q
0 1 0 1 0 0 0
0 1 1 0 1 0 1
1 0 0 1 0 1 1
31
1 0 1 0 0 0 0
Realizzazioni XOR/3
Q = 1 solo se A B comparatore di disuguaglianza di due bit

Q = (AB) + (A B)
A
AB
B

AB

Comparatore di uguagliaza di due bit

Luscita sar 1 se e solo se gli ingressi sono entrambi 1 o entrambi 0


Q = (AB) + (A B) 32
Realizzazioni XOR/4
altra possibilit
Q = (A+B) (A + B)
A
A+B
B

A+ B

vari metodi e circuiti per implementare la stessa funzione

alcuni pi vantaggiosi di altri 33


Porte logiche di base NAND

NAND v
A A
Q
B
B
Q=AB
Q

A B Q
T1 T2 T3 T4 t
0 0 1
0 1 1
1 0 1 porta universale
1 1 0 34
NAND come porta universale
A
Q A B Q
Posso fare un Vcc 0 0 1
Not Q 0 1 1
A
1 0 1
1 1 0

Posso fare NOT (due modi)


Posso fare AND (NAND+NOT in uscita)
Posso fare OR (negando gli ingressi)
Posso fare XOR (De Morgan)
35

Un solo circuito per tuBo (NAND o NOR)
NAND come porta universale

La congurazione a 2 livelli OR-AND equivalente alla


congurazione NAND-NAND 36
NAND in DTL (Diode Transistor Logic)
A NAND fatto con AND + NOT
Q
B

VCC

R IC RC
IB
Y
A P R1

B R2
37

C
NAND in DTL (Diode Transistor Logic)
Se A B o C sono a 0 (0.2V se Vce
VCC
saturazione di inverter precedente)
allora VP a 0.2+0.9 V
Ib piccola e R2 << R1 e gran parte di
R IC RC Ib uisce in R2 anzich transistor
IB
Vbe non suciente a accendere il
Y
A VP transistor che quindi in
R1
interdizione e allora Vce=5V
B R2
Se A, B e C sono a 5V, VP sale e
C transistor si accende. Va in
saturazione e Vce =0.2V
Spesso si usa una capacit in parallelo su R 1 per velocizzare
commutazione (da saturazione a interdizione), perch aiuta a 38
rimuovere i portatori minoritari da base
Ingressi di Gate Logici

VCC

Un ingresso non collegato


corrisponde a livello
R
logico alto (1 in logica
posi=va)
A P Non passa corrente in
B
ingresso
Lascio non connesso
C anzich collegato a Vcc
39
DTL (Diode Transistor Logic)
Nella realizzazione su Circui= Integra= (IC) in cui possibile implementare
molte porte logiche facile realizzare diodi e transistors ma non C e R VCC
grandi

Si sos=tuisce R con 2 diodi
Vp almeno 2V per accendere diodi e
transistor R1 IC RC
R1 = R2 = 5k,
RC = 2.2k I1 Ib
Y
A P D D2
1
I 2 = VBES / R2 B
VCC VBES 2 VD
I1 = I2 R2
R1
5 0.8 1.4 0.8 I CES = (VCC VCES ) / RC = 2.18mA
I B = I1 I 2 = = 0.4mA
5000 5000
min = I CES / I B = 5.5 40
Problemi delle porte DTL
Se si collegano pi carichi alla stesa porta,
ognuno di essi fornisce una corrente Is. La
corrente di colleBore quindi aumenta.

Poich Ib ssa il transistor pu uscire dalla


zona di saturazione o rompersi
NAND DTL modicato
Sos=tuendo il primo diodo con un
transistor possibile aumentare la
corrente di base e quindi aumentare il
Fan-out
NAND in logica TTL
La logica TTL realizzabile solo su circui= integra= poich come ulteriore
passo, i diodi di ingresso vengono sos=tui= da un transistor mul=-emiBer
I diodi di ingresso corrispondono alle
giunzioni E-B di Q1
Il diodo D1 sos=tuito da B-C di Q1 4k 1.4k
Il diodo D2 sos=tuito da B-E di Q2 4k

Se uno degli ingressi allo stato 0
(0.2V) il punto P a 0.2+0.7=0.9V
che non suciente ad accendere
le tre giunzioni BC di Q1,BE di Q2 e
1k
BE di Q3. Y sar alla tensione Vcc,
cio allo stato 1

Se tup gli ingressi sono al= le
giunzioni BE di Q1 sono interdeBe.
La corrente uisce aBraverso Q2 e
Q3 che sono in saturazione e Y a
0.2V
Uscita Totem Pole
Se in uscita c unaltra porta, con una capacit parassita dovuta alla giunzione in
ingresso, quando Q3 commuta da ON a OFF Vy deve passare da 0.2 a 5V e la
capacit in ingresso allo stadio successivo si deve caricare. Poich Q3 spento, la
capacit vede solo la resistenza Rc e si carica con costante di tempo =RC che pu
essere grande.

Una soluzione potrebbe


essere abbassare Rc. Si
avrebbe per una corrente
elevata e conseguente
dissipazione.

Si sos=tuisce quindi Rc con
una resistenza dinamica
fornita da un transistor Q4