Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Redes Conmutadas.
Cuando se va a enviar datos a largas distancias (e incluso a no tan largas), este
debe pasar por varios nodos intermedios. Los cules son los encargados de
dirigir los datos para que lleguen a su destino. Por lo cual se hace uso de lo que
es una red conmutada. ya que estas Consisten en un conjunto de nodos
interconectados entre s, a travs de medios de transmisin, formando as la
mayora de las veces una topologa mallada, donde la informacin se traslada
encaminndola del nodo de origen al nodo destino mediante conmutacin entre
nodos intermedios.
Una transmisin de este tipo tiene 3 fases:
-Establecimiento de la conexin.
-Transferencia de la informacin.
-Liberacin de la conexin.
Coherencia De Cach.
La coherencia de cache hace referencia a la integridad de los datos almacenados
en los caches locales de los recursos compartidos. La coherencia de la cache es
un caso especial de la coherencia de memoria.
El protocolo Snoopy hace que las caches individualmente monitoreen las lneas
(buses) de direcciones de accesos a memoria con respecto a los bloques que
han copiado. Cuando una operacin de escritura es observada sobre una
direccin de un bloque del cual tiene un bloque, el controlador de cache invalida
su copia.
El protocolo de memoria distribuida imita a los anteriores en un intento de
mantener la consistencia entre bloques de memoria en sistemas con dbil
acoplamiento.
Modelos de coherencia.
Varios modelos y protocolos han sido desarrollados para mantener la coherencia
de la cache, tales como protocolo MSI, protocolo MESI, protocolo MOSI y el
protocolo MOESI. La eleccin de un modelo de consistencia es crucial a la hora
de disear un sistema de cache coherente. Los modelos de coherencia difieren
en rendimiento y escalabilidad, por lo que deben ser evaluados para cada
sistema diseado.
Adems, las transiciones entre estados en una implementacin en concreto de
estos protocolos pueden variar. Por ejemplo, una implementacin puede elegir
diferentes transiciones para actualizar y actualiza tales como actualizacin-en-
lectura, actualizacin-en-escritura, invalidacin-en-lectura, o invalidacin-en-
escritura. La eleccin de una transicin puede afectar a la cantidad de trfico
entre caches, lo que a su vez podra afectar al ancho de banda disponible por
las caches para la operacin actual. Esto debe ser tenido en consideracin en el
diseo de software distribuido que podra causar problemas de contencin entre
caches de mltiples procesadores.