UNIVERSIDAD POLITCNICA SALESIANA LABORATORIO DE ELECTRNICA DIGITAL

5 GR-1

INFORME N4
Aplicacin de Circuitos Combinacionales
Prctica 4

Arguero Tello Jonathan David

jarguerot0@est.ups.edu.ec
Fecha de entrega: 22-05-2016

ESTTICA COMPUERTA NUMERACIN GRAFICA

DIAGRAMAS
NOT 74LS04
ANLISIS

CONCLUSIONES AND 74LS08

RESUMEN: El presente informe est sintetizado a OR 74LS32

la aplicacin con compuertas lgicas, con dos
circuitos el cual uno indica el mal funcionamiento
de un semforo y el otro por medio de un display NAND 74LS00
indica el nmero de bomba que est fallando.

ABSTRACT: This report is synthesized with the

NOR 74LS02
application logic gates with two circuits which one
indicates the malfunction of a traffic light and the
other through a display indicates the number of
pump that is failing.
XOR 74LS86
Tabla 1. Compuertas bsicas
KEYWORDS: Display, Compuertas Logicas, Dip-
switch 2.2. Display(nodo Comn)
1. OBJETIVOS En el display nodo comn, todos los nodos de
los diodos LED unidos y conectados a la fuente de
1. Analizar e implementar un circuito con alimentacin.
compuertas lgicas a situaciones que se
presentan en la vida real.

2. MARCO TERICO
2.1. Compuertas Lgicas
Las compuertas son dispositivos que operan
con aquellos estados lgicos la compuerta realiza
la operacin lgica correspondiente a su tipo, y Figura 1. Conexin display nodo comn
finalmente, muestra el resultado en algn display.
Cada compuerta lgica realiza una operacin 3. MATERIALES Y EQUIPO
aritmtica o lgica diferente, que se representa
mediante un smbolo de circuito. La operacin que - Protoboard
realiza (Operacin lgica) tiene correspondencia - Cables de Conexin
con una determinada tabla, llamada Tabla de - Multmetro
Verdad. 74LS00-74LS04-74LS08-74LS32
- Resistencias
Al agregar una compuerta NOT a la salida las - Display nodo Comn
compuertas anteriores invierten, dando origen a - Dip-Switch
tres nuevas compuertas: NAND, NOR y NOR-EX - Fuente de Voltaje DC

1
UNIVERSIDAD POLITCNICA SALESIANA LABORATORIO DE ELECTRNICA DIGITAL
5 GR-1

4. DESARROLLO Y PROCEDIMIENTO
En la prctica se armarn 2 circuitos. 4.2. Circuito 2

4.1. Circuito 1 Se desea disear un circuito que avise a una

estacin central cuando un semforo est daado.
Un depsito es alimentado por cuatro bombas (m1,
m2, m3 y m4).Cada una de ellas lleva asociado un
contacto que se cierra cuando tiene problemas de
sobrecalentamiento. En un display de 7segmentos
se indica que bomba est fallando. En caso de fallo
de varias bombas simultneamente en el display se
indica la bomba cuyo ordinal sea mayor (Ej: si falla
m1 y m3 simultneamente en el display slo
aparece 3; cuando deje de fallar 3 y sigue fallando
m1, en el display aparecer 1). Si no falla ninguna
bomba el display indica 0.
a. Obtener las ecuaciones lgicas del control de los
segmentos c0, c1, c2 y c5 del display Figura 3. Funcionamiento del semforo
Simplificando por KARNAUGH si es necesario.
b. Implantar mediante puertas lgicas el control de
los segmentos c0 y c5.

U7
U1 U5 U6
A
0
OR
NOT
AND AND

B U2
1
U8 U9
NOT

C U3
0 AND AND
NOT

D U4
1
NOT

U10 U11

OR OR

U12

AND U17

U13
OR
U15
AND

U14
OR

AND

U16

AND

U18

U19
AND

AND

Figura 4. Simulacin de la Fig.3

Figura 2. Simulacin del circuito 1

Figura 4. Circuito de la Fig.2 Figura 5. Circuito de la Fig.3

2
UNIVERSIDAD POLITCNICA SALESIANA LABORATORIO DE ELECTRNICA DIGITAL
5 GR-1

5. ANLISIS Y RESULTADOS Segmento a:

~C~D ~C~D ~C~D ~C~D
5.1. Tabla de verdad: ~A~B 1 0 0 1
m m m m a b c d e f g # ~AB 1 0 1 1
1 2 3 4 AB 1 0 0 1
0 0 0 0 1 0 0 1 1 0 0 4 A~B 1 0 0 1
a=~D+~ABC
0 0 0 1 0 0 0 0 1 1 0 3 Tabla 4. Mapa de karnaugh Circ.1

0 0 1 0 1 0 0 1 1 0 0 4 Segmento c:

0 0 1 1 0 0 1 0 0 1 0 2
~C~D ~C~D ~C~D ~C~D
~A~B 0 0 1 0
0 1 0 0 1 0 0 1 1 0 0 4
~AB 0 0 0 0
0 1 0 1 0 0 0 0 1 1 0 3 AB 0 0 0 0
A~B 0 0 1 0
0 1 1 0 1 0 0 1 1 0 0 4
c=~BCD
0 1 1 1 1 0 0 1 1 1 1 1 Tabla 5. Mapa de karnaugh Circ.1

1 0 0 0 1 0 0 1 1 0 0 4 Segmento e:
~C~D ~C~D ~C~D ~C~D
1 0 0 1 0 0 0 0 1 1 0 3
~A~B 1 1 0 1
1 0 1 0 1 0 0 1 1 0 0 4 ~AB 1 1 1 1
1 0 1 1 0 0 1 0 0 1 0 2
AB 1 1 0 1
A~B 1 1 0 1
1 1 0 0 1 0 0 1 1 0 0 4
e=~C+~D+~AB
Tabla 6. Mapa de karnaugh Circ.1
1 1 0 1 0 0 0 0 1 1 0 3
Segmento f:
1 1 1 0 1 0 0 1 1 0 0 4
~C~D ~C~D ~C~D ~C~D
1 1 1 1 0 0 0 0 0 0 1 0 ~A~B 0 1 1 0
Tabla 2. Tabla de verdad del Circ.1 ~AB 0 1 1 0
AB 0 1 0 0
A~B 0 1 1 0
f=~CD+~AD+~BD
R A V F Tabla 7. Mapa de karnaugh Circ.1
Segmento g:
0 0 0 1
~C~D ~C~D ~C~D ~C~D
0 0 1 0
~A~B 0 0 0 0
0 1 0 0
~AB 0 0 1 0
0 1 1 1
AB 0 0 1 0
1 0 0 0
A~B 0 0 0 0
1 0 1 1 g=BCD
1 1 0 0 Tabla 8. Mapa de karnaugh Circ.1
1 1 1 1
Tabla 3. Tabla de verdad del Circ.2

3
UNIVERSIDAD POLITCNICA SALESIANA LABORATORIO DE ELECTRNICA DIGITAL
5 GR-1

~v v
~R~A 1 0
~R 0 1
RA 0 1 f=VR+VA+~R~A~V
R~A 0 1
Tabla 9. Mapa de karnaugh del circ.2

6. CONCLUSIONES
- Por medio del mapa de karnaugh nos permite
simplificar y llegar a una ecuacin ms sencilla
y ms fcil para la implementacin del circuito
en cada uno de los casos pedidos.

- Para resolver problemas de circuitos combi

nacionales primero se analiza por medio de
tablas de verdad y as disear su circuito con
compuertas lgicas.

7. RECOMENDACIONES
- Se recomienda revisar los dataSheet de las
compuertas lgicas.

8. BIBLIOGRAFA
[1] http://logicsdesign.blogspot.com/
[2]BOYLESTAD, Teora de circuitos y dispositivos
electrnicos, 10th Edicin.