Taller 5 Prof.

Solis Diego
CONTADOR BINARIO ASCENDENTE SINCRONO Y ASNCRONO

CONTADORES BINARIOS SNCRONOS

La figura muestra un contador binario sncrono de n bits construido a base de flip-flops JK

con reloj. Un contador binario de n flip-flops debe partir del estado nulo y seguir la secuencia
numrica 0,1,2,3,... ,2n1,0,1,2,..., etctera. En otras palabras, el contador tendr 2 n estados
nicos, y repetir los estados mientras se apliquen pulsos de reloj. La secuencia de estados de
la tabla sugiere el diseo de la figura. Observe que cada bit Xi debe complementarse en el
siguiente pulso de conteo si todos los bits Xk para k = 1,...,i1 tienen el valor 1 lgico; el bit X1
siempre se complementa en cada pulso de conteo. Por tanto, podemos utilizar una compuerta
AND de dos entradas en cada flip-flop del contador para generar una seal de control de
alternancia para el siguiente bit ms significativo en la cadena del contador. El flip-flop
contador y los circuitos de control asociados a ste son una etapa del contador.

En condiciones de operacin normales, las entradas J y K de cada flip-flop deben permanecer

estables en 1 o 0 lgico mientras el pulso del contador experimenta sus transiciones 0 1
0. Un lgico en la lnea de control clear obligar a todas las salidas del contador a asumir un 0
lgico y las mantendr as hasta que la lnea clear regrese a 0 lgico (su valor lgico normal).
La seal de control Inhibit sirve para bloquear los pulsos de conteo y dejar al contador en
algn estado no nulo, si se requiere tal comportamiento de conservacin de datos para una
aplicacin en particular.

Cuando los contadores lleguen al estado en que todos los valores son iguales a uno la seal de
desbordamiento ser alta. En algunos diseos de contadores, esta seal de desbordamiento se
utiliza para controlar los mdulos contadores en cascada y producir contadores con mayor
longitud de palabra. En estos casos, la seal de desbordamiento se llama acarreo de salida en
cascada (RCO).

TABLA VERDAD
X1 X2 X3 Xn
0 0 0 0
CONTADORES BINARIOS
1 0 0 0
ASNCRONOS
0 1 0 0
Un contador binario asncrono es aquel cuyos cambios de estado no
1 1 0 0 estn controlados por un pulso de reloj sincronizado. Al eliminar la
0 0 1 0 necesidad de la sincronizacin del reloj, se puede utilizar una cantidad
menor de circuitos para implantar un contador binario. Consideremos
0 1 1 1 el diseo sncrono de la figura 7.11. Podemos eliminar las
compuertas AND del diseo sncrono observando las transiciones de
1 1 1 1 estado del contador desde oro punto de vista; ver la figura 7.13a. La
0 0 0 0 etapa del contador Xi se complementa cada vez que el estado Xi1 hace
una transicin 1 0; la etapa X1 siempre se complementa. La figura
1 0 0 0 7.13b muestra un contador basado en estas observaciones. Podemos
utilizar una orden Clear comn asncrona para inicializar el contador
0 1 0 0 en el estado 0, y mantenemos la orden del control Count en 1 lgico
para el conteo; el 0 lgico en Count inhibe todos los conteos y deja al
contador en un estado constante; ste es el modo de retencin de datos.

1
Taller 5 Prof. Solis Diego

TABLA VERDAD
X1 X2 X3 Xn
0 0 0 0 Examinemos ahora el comportamiento del contador binario
asncrono cuando sucede un desbordamiento. Justo antes del
1 0 0 0 desbordamiento, todas las etapas del contador asumen el valor 1
lgico. Despus de un pulso de reloj, el flip-flop de la etapa del
0 1 0 0 contador Xi responde en tPHL segundos. Entonces, cada etapa
contina de manera similar, hasta que todo el contador alcanza el
1 1 0 0 estado lgico 0. El lector debe observar la condicin transitoria
producida por esta secuencia de conteo. En vez del cambio de estado
0 0 1 0
deseado (2n 1)10 a (0)10, el contador ha pasado por la siguiente
secuencia de estados:

(2n 1)10 (2n 2)10 (2n 4)10 (2n 8)10...(2n 1)10 (0)10

Aunque estas transiciones son rpidas, pueden generar condiciones transitorias no deseadas si
las salidas del contador se utilizan para controlar un circuito lgico combinatorio. Los
contadores asncronos se conocen como contadores en cascada.

2
Taller 5 Prof. Solis Diego

CONTADOR ASCENDENTE/DESCENDENTE

Muchos sistemas digitales requieren un diseo de contador que pueda funcionar tanto hacia
arriba como hacia abajo. La figura muestra una combinacin de contador sncrono
arriba/abajo. Este contador puede estar en ambos modos, pues la seal de control hacia abajo
es el complemento de la seal de control hacia arriba. Por tanto, rotulamos la lnea de control
arriba/abajo como Arriba/abajo. En el modo hacia arriba, las salidas Q de los flip-flops
controlan las terminales J y K de los flip-flops superiores en la cadena. En el modo hacia
abajo, las salidas de los flip-flops desempean este papel.

ECUACIONES DEL CIRCUITO:

CONTADOR ANILLO Y JOHNSON

CONTADORES DE ANILLO

Un contador de anillo es un dispositivo secuencial que tiene un flip-flop como registro de

corrimiento por cada estado del contador. La salida serial del registro de corrimiento se
retroalimenta al pin de entrada serial del registro. En el circuito resultante circula un patrn de
bits alrededor del registro. Si inicializamos el registro de modo que tenga un nico 1 lgico en
su primer flip-flop y ceros lgicos en todos los dems, en el dispositivo circular el 1 lgico
en su primer flip-flop y ceros lgicos en todos los dems, en el dispositivo circular el 1
lgico en su ciclo de flip-flops. Sea n el nmero de flip-flops y, por tanto, el nmero de
estados del contador. Los flip-flops del registro de corrimiento se rotulan X1, X2,...,Xn. El
funcionamiento del contador se inicia con un pulso en la lnea de control Initialize. Esto hace
que X1 sea alta y X2, X3,..., Xn1, Xn sean bajas. En este momento, slo hay un 1 lgico en el
flip-flop X1. En la siguiente transicin negativa de la seal de entrada Clock, el 1 lgico se
transfiere del flip-flop X1 al flip-flop X2. El proceso contina hasta que el 1 lgico llega al final
del registro de corrimiento, el flip-flop Xn. En la transicin negativa del siguiente pulso de

3
Taller 5 Prof. Solis Diego
reloj, el 1 lgico se transfiere mediante la lnea de retroalimentacin al primer flip-flop en el
registro de corrimiento, X1. Despus, el proceso se repite. En otras palabras, el 1 lgico
recorre un ciclo a travs del registro de corrimiento cada n pulsos de reloj. As, el contador de
anillo tiene un nico estado para cada flip-flop. Podemos describir la secuencia de estados en
valores decimales como (Xn, Xn1,..., X1)2 = 110,210,410,810,...,(2n1)10. Por ejemplo, un contador
de anillo de 5 bits pasa por los estados 1, 2, 4, 8 y 16.

CONTADOR JOHNSON.

Aparte de los contadores binarios que pasan por todos sus posibles estados y de los de
secuencia truncada, en los cuales el nmero mximo de posibles estados es 2n, donde n
corresponde al nmero de flipflops, existen contadores que tengan un nmero de estados
determinado por la regla 2n, donde n es el nmero de flipflops.
Adems estos contadores poseen una realimentacin de la salida complementaria de la ltima
etapa independiente del nmero de etapas del contador, a la entrada del primer flipflop,
dando como resultado una secuencia caracterstica.

En el diagrama lgico se muestra un contador de Johnson ascendente de tres bits diseado a

partir de flipflops D con disparo por borde de subida. Debido a que posee tres flipflops, su
nmero mximo de estados es 6, con un ciclo bsico que va desde cero (000) luego el
contador se llenar de 1s de izquierda a derecha y luego se llenara de nuevo de 0s en forma
repetitiva como se puede observar en el diagrama de tiempos.

4
Taller 5 Prof. Solis Diego
CIRCUITO ANTI - REBOTE

Para un simple testeo del contador en el protoboard y con fines didcticos necesitamos
generadores de pulsos digitales , los llamados debouncers , es decir eliminadores de rebotes ,
es bien sabido que un interruptor mecnico tal como un switch o pulsador mecnico en la
entrada de un circuito digital genera un pulso central y muchos "rebotes" que ocasionan
problemas , es necesario tener pulsos limpios para no causar disturbios en los circuitos
digitales en general , muchos mtodos se pueden usar , si bien la entrada de pulsos a contar
pueden provenir de un 555 como astable , el pulso para el reset proveniente de un swicht
mecnico ocasionara problemas por el rebote , usando un quad nand schmitt trigger en su
versin Cmos el 4093 podemos generar los pulsos de entrada a contar y el pulso de reset , el
circuito es el siguiente :

5
Taller 5 Prof. Solis Diego
PRACTICA SOBRE CONTADORES:

1. Objetivo
En esta prctica se va a estudiar el funcionamiento de los circuitos secuenciales, tomando
como ejemplo varios contadores. Puede ser realizado grupalmente, no ms de 2 alumnos.

2. Material necesario
La prctica se realizar en el laboratorio de Electrnica, usando para ellos, todo lo que desee
el alumno, a fin de poder realizar el prctico correspondiente. Algunas herramientas a utilizar
son las que a continuacin se nombran:
Fuente de Alimentacin Netbook (Programa Workbech) Protoboard Componentes
Electrnicos varios.

3. Trabajo previo
Se le suponen al alumno conocimientos bsicos sobre circuitos secuenciales. Es necesario
saber cmo se puede construir un contador asncrono de cualquier nmero de bits a partir de
biestables tipo D.
En los esquemas de la asignatura aparece un contador de 4 bits construido con biestables J-K.
El alumno debe conocer la forma de convertirlo en uno que use biestables D.

4. Trabajo a Realizar:
a. Disear un contador asncrono de 4 bits con biestables D, sobre el mismo
circuito. Construirlo en un contador de 4 bits mdulo 13
b. Disear un contador de 4 bits y mdulo 13 como una mquina de estados. La
nica entrada a la mquina ser la seal de reloj CLK, y las 4 salidas sern los
4 bits del contador. El pulso de Reloj, ingresara al sistema con una frecuencia
igual a 3 Hz. Dicho circuito es un oscilador con 555 anteriormente visto,
aadirlo al circuito y calcularlo. Disear tambin la tabla de transicin de
estados, y las ecuaciones de los biestables. Utilizar biestables tipo D.
c. Convertir el contador del apartado anterior en un contador mdulo 14, y que
comience en 3. Para ello hay que aadir un circuito combinacional que reinicie
el contador cuando alcance el valor 14, como as tambin, que cuando
comience el conteo la hago a partir del numero 3. Es necesario incluir la
posibilidad de reinicializar el contador mediante una seal externa.
d. Disear un contador sncrono paralelo de 6 bits a partir del contador con
biestables JK incluido en los apuntes de la asignatura. Despus indicar cmo se
uniran las celdas para formar el contador. Al mismo, generarle un comienzo en
el nmero 7 y final en el nmero 56. Dicho circuito deber ser mostrado al
profesor en perfecto funcionamiento en el programa Workbech, como as
tambin, dibujado en lmina correspondiente baja normas de dibujo tcnicos.
e. Fecha Limite de entrega:
Primer Turno: de . de 2013.
Segundo Turno: de . de 2013.