UNIVERSIDAD AUTNOMA GABRIEL REN MORENO

FACULTAD ING. CS. DE LA COMPUTACIN Y TELECOMUNICACIONES

Asignatura: Sist. Lgicos y digitales II Gestin: II/2016
Docente: MSc. Ing. Mauricio Caballero Ra
Trabajo prctico 1: Biestables
Estudiante: Registro:

I. Objetivo

- Conocer la lgica secuencial utilizada en circuitos digitales mediante los diversos tipos de Flip Flops,
analizando su operacin a travs de sus tablas de verdad y cronogramas para establecer diferencias
entre cada tipo.

II. Desarrollo

1. Realizar una definicin para cada uno de los siguientes circuitos multivibradores:
a. Circuito astable
b. Circuito bistable
c. Circuito monoestable

2. Mediante una grfica establecer la diferencia entre un circuito monoestable redisparable y un cir-
cuito monoestable no redisparable.

3. Explicar el funcionamiento del temporizador 555 como monoestable.

4. Explicar el funcionamiento del temporizador 555 como astable.

5. Explicar en qu consiste el disparo por flanco en un Flip Flop.

6. Graficar la salida Q para el FF de la siguiente figura, considerando su entrada de habilitacin

(clock)

7. Para la siguiente figura, graficar la seal de la salida Q para cada FF en funcin de la seal de reloj
y explicar la diferencia entre los dos en funcin del resultado obtenido.
8. Para un FF J-K disparado por flanco negativo, cuyas entradas se aprecian en la figura siguiente.
Desarrollar la forma de onda de la salida Q, considerando que inicialmente se encuentra a nivel bajo.

9. Considerando que una de las aplicaciones de los FF es la divisin (reduccin) de frecuencia, se

tiene una seal de reloj de 16 KHz, determinar la cantidad de FF que se necesitan para obtener una
frecuencia de salida de 1 KHz. Realizar el cronograma de tiempo para cada salida de los FF.

10. Graficar el circuito con un CI 555 configurado como oscilador, considerando R1=2,2 K, R2=4,7 K y
C1=0,022 F. Determinar la frecuencia de oscilacin y el ciclo de trabajo.

11. Considerando el ejercicio anterior, explicar detalladamente que cambio o adicin se debe consi-
derar en el circuito, para conseguir un ciclo de trabajo del 50%.

II. Simulacin

- En Proteus, implementar los FF RS, D, JK y T mediante compuertas lgicas para verificar su operacin.
Utilizar el CI 555 para la seal de reloj. Se deber presentar un solo archivo con su nombre y apellido.