UNIVERSIDAD DE LAS FUERZAS ARMADAS

ESPE EXTENSIN LATACUNGA

DEPARTAMENTO DE ELCTRICA Y ELECTRNICA

INFORME DE LABORATORIO

CDIGO DE LA
CARRERA NOMBRE DE LA ASIGNATURA
ASIGNATURA
ELECTRNICA E
ELEE14006 CIRCUITOS DIGITALES
INSTRUMENTACIN

PRCTICA DURACIN
LABORATORIO DE: ELECTRNICA DIGITAL
N (HORAS)
1 TEMA: LATCHES Y FLIP - FLOP 2

1 OBJETIVOS

Verificar el funcionamiento de los circuitos secuenciales.

Realizar aplicaciones utilizando el circuito reloj en la conexin con flip-flop.
Comprobar el funcionamiento de los circuitos utilizando el simulador electrnico proteus y en el
protoboard.

2 INSTRUCCIONES
A. EQUIPO Y MATERIALES NECESARIOS

1 decodificador 74LS112, 74LS75

1 extensin.
1 Fuente de 5v
Multmetro
4 pulsadores
1 protoboard
5 resistencias de 330 .
Cables de conexion.
Computador portatil.
Simulador electronico: ISIS
Herramientas de electricista
Mandil

B. INTRODUCIN.
LATCHES
El latch(cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos estados (biestable), que se
suele agrupar en una categora diferente a la de los flip-flops. Bsicamente, los latches son similares a los
flip-flops, ya que son tambin dispositivos de dos estados que pueden permanecer en cualquiera de sus dos
estados gracias a su capacidad de realimentacin, lo que consiste en conectar (realimentar) cada una de las
salidas a la entrada opuesta. La diferencia principal entre ambos tipos de dispositivos est en el mtodo
empleado para cambiar de estado.
 LATCHES S-R
Un latch es un tipo de dispositivo lgico biestable o multivibrador. Un latch S-R (Set-Reset) con entrada
activa a nivel ALTO se compone de dos puertas NOR acopladas, un latch con entrada activa a nivel BAJO
est formado por dos puertas NAND. Observe que la salida de cada puerta se conecta a la entrada de la
puerta opuesta. Esto origina la realimentacin (feedback) regenerativa caracterstica de todos los latches y
flip-flops.

FLIP FLOPS
Los flip-flops son dispositivos sncronos de dos estados, tambin conocidos como multivibradores
biestables. En este caso, el trmino sncrono significa que la salida cambia de estado nicamente en un
instante especfico de una entrada de disparo denominada reloj (CLK), la cual recibe el nombre de entrada
de control, C. Esto significa que los cambios en la salida se producen sincronizada mente con el reloj.
Un flip-flop disparado por flanco cambia de estado con el flanco positivo (flanco de subida) o con el flanco
negativo (flanco de bajada) del impulso de reloj y es sensible a sus entradas slo en esta transicin del reloj.
En esta seccin se cubren tres tipos de flip-flops disparados por flanco: S-R, D y J-K.

EL FLIP-FLOP J-K DISPARADO POR FLANCO

El flip-flop J-K es verstil y es uno de los tipos de flip-flop ms ampliamente utilizado. El funcionamiento
del flip-flop J-K es idntico al del flip-flop S-R en las condiciones de operacin SET, RESET y de
permanencia de estado (no cambio). La diferencia est en que el flip-flop J-K no tiene condiciones no vlidas
como ocurre en el S-R.
En la figura se muestra la lgica interna de un flip-flop J-K disparado por flanco positivo. Observe que se
diferencia del flip-flop S-R disparado por flanco en que la salida Qse realimenta a la entrada de la puerta G2,
y la salida se realimenta a la entrada de la puerta G1. Las dos entradas de control se denominan J y K, en
honor a Jack Kilby, quien invent el circuito integrado. Un flip-flop J-K puede ser tambin del tipo disparado
por flanco negativo, en cuyo caso, la entrada de reloj se invierte.
Supongamos que el flip-flop de la Figura se encuentra en estado RESET y que la entrada J est a nivel ALTO
y la entrada K est a nivel BAJO. Cuando se produce un impulso de reloj, pasa un pico correspondiente al
flanco anterior, a travs de la puerta G1, ya que est a nivel ALTO y J tambin est a nivel ALTO. Esto
origina que la parte latch del flip-flop cambie al estado SET. El flip-flop ahora est en estado SET.
Tabla de verdad

3 ACTIVIDADES A DESARROLLAR

CIRCUITO 1: LATCH S-R (NAND)

CIRCUITO 2: LATCH S-R (NOR)

CIRCUITO 3: LATCH D

CIRCUITO 4: LATCH S-R CON HABILITACION

CIRCUITO 5: LATCH D CON HABILITACION

CIRCUITO 6: FLIP FLOP J-K

CIRCUITO 7: CONTADOR ASCENDENTE MOD-8

CIRCUITO 8: CONTADOR DESCENDENTE MOD-8

4 RESULTADOS OBTENIDOS
Escriba las tablas de los resultados obtenidos para cada circuito

CIRCUITO 1
S R Q Q
0 0 1 1
0 1 1 0
1 0 0 1
1 1 Q Q

CIRCUITO 2

S R Q Q
0 0 Q Q
0 1 0 1
1 0 1 0
1 1 0 0

CIRCUITO 3

D Q Q
0 0 1
1 1 0

CIRCUITO 4

E S R Q Q
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1

CIRCUITO 5
E D Q Q
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0
 CIRCUITO 6

CLK J K Q
0 0 No cambia
0 1 0
1 0 1
1 1 Cambia

CIRCUITO 7

Qa Qb Qc
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

CIRCUITO 8
Qa Qb Qc
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0

5 CONCLUSIONES

Se verifico el funcionamiento de cada circuito secuencial realizado .

Se comprob las aplicaciones que tiene el pulso de reloj es muy necesario para verificar el correcto
funcionamiento de lo flip-flop.
Se confirm el correcto funcionamiento de los circuitos latch los que no necesitan un pulso de reloj y
necesita seales de entrada de 0 o 1 para su activacin y funcionamiento.

6 RECOMENDACIONES

Verificar que el circuito integrado a ser utilizado este correctamente polarizado.

Conectar cada una de las entradas y salida correctamente segn cumpla las condiciones del circuito
que se desea desarrollarlo.
Comprobar el funcionamiento de cada circuito secuencial con su respectiva tabla de verdad.
Evitar el uso de diodos leds de potencia para evadir posibles daos en los integrados que se manejen.
7 ANEXOS
8 REFERENCIAS BIBLIOGRFICAS Y DE LA WEB

https://sites.google.com/site/electronicadigitaluvfime
http://www.bibliotechnia.com.mx/Busqueda/resumen/2237_2087180
http://www.bibliotechnia.com.mx/portal/visor/web/visor.php

Latacunga, 19 de Julio del 2017

Elaborado por:

Jonathan Basantes
Alex Caar Ing. Sixto Reinoso V.
Docente de la asignatura