Sei sulla pagina 1di 7

CONTROL Y

AUTOMATIZACIN
RESOLUCION DE PROBLEMAS

ADERLY, YANQUI COAQUIRA


130313

02/05/2017
SEGUNDO TRABAJO ENCARGADO
ONLINE
PROBLEMAS PROPUESTOS RESOLUCIN EN CLASE

1. El mtodo de Paridad, para la deteccin de errores consiste en usar un Bit de Paridad, el


cual es un Bit extra que se agrupa a un cdigo que se transfiere de una localidad a otra. El
Bit de paridad es un 0 1, segn el nmero de unos que haya en el cdigo. Para lo cual se
emplean dos mtodos diferentes. El mtodo de Paridad Par, en el cual se escoge de tal
manera que el nmero total de unos en el cdigo (incluido el bit de paridad) sea un nmero
par y el mtodo de Paridad Impar (el nmero total de unos sea un nmero impar). Disee
un sistema de deteccin de errores con el mtodo de paridad impar para la transmisin de
un cogido de tres variables.

2. La figura muestra cuatro interruptores que son parte de la circuitera de control de una
mquina copiadora. Los interruptores se encuentran en distintos puntos a lo largo del
camino que recorre el papel dentro de la mquina. Cada interruptor est normalmente
abierto y, cuando el papel pasa cobre el interruptor, ste se cierra. Es imposible que los
interruptores S1 y S4 se cierren al mismo tiempo. Disee un circuito lgico que genere una
salida ALTO cada vez que dos o ms interruptores estn cerrados al mismo tiempo (utilizar
condiciones de no importa)

Establecimiento de las variables de entrada y salida

Variable de entrada

Sea S1, S2, S3, y S4 interruptores de control

1: Interruptor cerrado
2: Interruptor abierto
Variable de Salida

Sea F, la seal de salida

Sistemas digitales

1: Si dos o mas interruptores estan cerrados


0: Caso contrario
X: Si S1=1 y S4=1

Establecimiento de la tabla de verdad

Simplificando la funcin SOP a travs de Mapas de Karnaugh

Circuito lgico

Utilizando el circuito Maker


Sistema digital
3. Se desea disear un sistema de deteccin de incendios para un edificio de 2 plantas. Cada
planta dispone de 1 pulsador de alarma (P1 para la planta 1 y P2 para la segunda). Adems
desde el centro de control puede activarse una seal de inhibicin para cada planta (I1 e
I2) una vez que se tiene conocimiento de la alarma. Como respuesta a la pulsacin, el
sistema genera 3 salidas: dos para indicar en qu piso se activ un pulsador (A2 y A1) y
una tercera de alarma general (A). el mecanismo detallado de funcionamiento del sistema
ser el siguiente:

Si se activa el pulsador de un piso se activaran la seal de alarma de dicho piso.


Si la seal de inhibicin de un piso determinado esta a 1 no se debe activar la alarma
de ese piso.
Si se produce alarma en cualquier piso debe activarse la seal A de alarma general.

Se pide:
a) Completar la tabla de verdad.
b) Implementar la salida A en forma de producto trminos mximos.

4. Partiendo del cronograma de la figura, disee un circuito lgico que lo cumpla, con el menor
nmero posible de puertas lgicas, dibujar el diagrama circuital, para la funcin F.

Realizamos primeramente su tabla de verdad

Si situamos los trminos sobre la cuadrcula para simplificarla por Karnaugh

Resulta
El circuito ser

5. Se desea controlar dos bombas B1 y B2 de acuerdo con el nivel de lquido existente en un


depsito. Su funcionamiento ha de ser tal como se indica a continuacin. Cuando el nivel
de lquido se encuentra comprendido entre los dos sensores c y d, debe funcionar la
bomba B1(o B2 si la temperatura de su motor alcanza un cierto lmite prefijado), y se para
cundo se activa el sensor d. Si el nivel de lquido se encuentra por debajo de c se deben
de activar ambas bombas.
En caso de funcionamiento anormal de los sensores del depsito (se active d cuando no
lo est c), ambas bombas se pararn. Adems, ambas bombas cuentan con sendos
detectores de temperatura a y b para B1 y B2 respectivamente, de forma que, si la
temperatura de su motor supera un cierto lmite, el detector se activar y la correspondiente
bomba se debe parar de forma automtica.

Se pide disear el circuito de control segn el orden siguiente:

1. Obtener la tabla de verdad.

2. Expresar las funciones en forma de minterms y simplificarlas por Karnaugh.

Para la solucin del problema planteado se supondr que el nivel lgico 1 corresponde
al nivel alto de tensin y el nivel lgico 0 al nivel bajo

Tabla de verdad

Cdab B1 B2
0000 1 1
0001 1 0
0010 0 1
0011 0 0
0100 0 0
0101 0 0
0110 0 0
0111 0 0
1000 1 0
1001 1 0
1010 0 1
1011 0 0
1100 0 0
1101 0 0
1110 0 0
1111 0 0
Para obtener las expresiones lo ms simplificadas se recurre a los mapas de Kamaugh.
Puesto que se implementa con puertas NAND, se utiliza la primera forma cannica.

Bomba B1

Cd
Ab 00 01 11 10
00 1 0 0 1
01 1 0 0 1
11 0 0 0 0
10 0 0 0 0

Bomba B2

ad
ab 00 01 11 10
00 1 0 0 0
01 0 0 0 0
11 0 0 0 0
10 1 0 0 1
Interpretacin del circuito

En el circuito se dispone de lis mdulos Logitronic 3 Alecop por circuitos de la familia


CMOS.

Estos mdulos poseen puertas NAND de 2 y 4 entradas.

Puestos que una entrada al aire para una puerta CMOS no se sabe a qu estado lgico
corresponde, cuando necesitamos solo 3 de las entradas diponibles conectamos la que no
se utilice a nivel alto 1 de modo que la funcin, en este caso, no se e afectada.
Las salidas (B1 y B2) se conectan a sendos LEDs para indicar visualmente su estado. Al
comprobar con un polmetro la tensin correspondiente a cada uno de los estados lgicos
se obtiene que un 1 lgico son 4.24 V y un 0 lgico son 0.00 v.
6. Construir la tabla de verdad para las posibles combinaciones de las entradas A,B,C,D y la
salida X del siguiente circuito.

A 3 4
3
4 6
74LS04 5
1
B 5 6 74LS10 2
13
12
X
74LS04
74LS27
2
C 13 12
3
1

74LS04
74LS33
D 4
6
5

74LS08