UNIVERSIDADE DE BRASLIA

Adrianne Alves da Silva - 160047595

Ana Paula Gomes de Matos - 160023629

TURMA F
PRTICA DE ELETRNICA DIGITAL - 119466
Experimento 01: Portas Lgicas

Braslia - DF
31 de maro de 2017
 UNIVERSIDADE DE BRASLIA

PRTICA DE ELETRNICA DIGITAL - 119466

Relatrio referente ao primeiro

experimento da disciplina Prtica de
Eletrnica Digital, ministrada pela
professora Lourdes Mattos Brasil,
realizado no dia 24 de maro de 2017.

Alunas:

_______________________________ _____________________________
Adrianne Alves da Silva Ana Paula Gomes de Matos

Braslia DF
 SUMRIO

1 INTRODUO 4
1.1 Portas lgicas 4
1.2 VHDL 6
1.3 Objetivo . 7
1.3 Justificativa 7
2 PARTE EXPERIMENTAL . 8
2.1 Preparao do ambiente de simulao .. 8
2.2 Experimento 10
3 DISCUSSO ... 16
4 CONCLUSES .. 17
REFERNCIAS BIBLIOGRFICAS 18
DIAGRAMAS ESQUEMTICOS .. 19
1 INTRODUO
1.1 Portas lgicas
Em meados do sculo XIX, o ingls George Boole desenvolveu o primeiro sistema
para raciocnio lgico, ele acreditava na possibilidade de utilizar o clculo na resoluo de
problemas em diferentes situaes. A lgebra booleana tornou possvel o avano da
tecnologia computacional at a velocidade da eletrnica, de forma menos complexa. [1]
No incio da eletrnica, todos os problemas eram solucionados por intermdio de
sistemas analgicos, contudo, o avano tecnolgico tornou possvel a resoluo por meio da
eletrnica digital. Nesta, os sistemas agregam um conjunto de circuitos eletrnicos bsicos,
conhecidos como portas lgicas, as quais possuem uma ou mais entradas e sada nica. A
estes pinos so atribudos valores de tenso, associados s variveis booleanas 0 e 1,
equivalentes a uma potncia de 0 volts e 5 volts, respectivamente. [2]
A porta lgica NOT, ou inversora, considerada a porta mais simples, pois possui
apenas uma entrada e sua sada o complemento desta, conforme a figura abaixo.

Figura 01: Porta NOT

Fonte: www.albertoferes.com.br

Conforme apresenta a figura 01, a cada porta lgica est associado um smbolo, que a
representa em um circuito, uma expresso booleana que descreve a atividade desta, cujos
valores assumidos restringem-se a 0 e 1 , e por fim, uma tabela verdade onde constam todas
as possibilidades de entradas e sadas. O conjunto desses dados fornece um completo domnio
para a montagem de circuitos lgicos e simulao em softwares apropriados [3]. Com base
nesses conceitos, todas as outras portas lgicas podem ser caracterizadas.

A porta OR, por sua vez, pode possuir duas ou mais entradas e sua sada sempre
apresentar o valor 1 se pelo menos umas das entradas for igual a 1, em contrapartida, se
todas as entradas forem iguais a 0, sua sada tambm ser 0, conforme a tabela verdade
demonstrada na figura abaixo. Salienta-se que o resultado da sada associado operao de
soma entre as entradas, entretanto, no se comporta como a soma aritmtica.[2]

4
 Figura 02: Porta OR

Fonte: www.albertoferes.com.br

Abaixo, a porta lgica denominada AND, tambm pode possuir duas ou mais
entradas, entretanto, a sua sada s ser 1 quando todas as entradas tambm forem iguais a
1 e em decorrncia disto ela associada operao de multiplicao.

Figura 03: Porta AND

Fonte: www.albertoferes.com.br

As trs portas que foram apresentadas anteriormente so as principais dentro da

eletrnica, a combinao ou derivao delas d origem a outras que so tradicionalmente
usadas em diferentes projetos, e por esse motivo, recebem nomes prprios.
A combinao das portas NOT e OR d origem a NOR, cuja sada ser 1 somente se
todas as entradas forem iguais a 0, ou seja, funciona de maneira inversa tabela verdade da
porta OR, e essa caracterstica expressa no smbolo por meio do inversor.

Figura 04: Porta NOR

Fonte: www.albertoferes.com.br

5
 A combinao das portas NOT e AND d origem a NAND, cuja sada ser 0 apenas
se todas as entradas forem iguais a 1, como expresso por meio da tabela verdade da figura
abaixo.

Figura 05: Porta NAND

Fonte: www.albertoferes.com.br

Por sua vez, a porta XOR pode apresentar uma ou mais entradas, mas a sua sada s
ser 1 quando suas entradas forem diferentes.

Figura 06: Porta XOR

Fonte: www.albertoferes.com.br

A porta lgica XOR com sada investida recebe o nome de XNOR, assim, sua sada s ser 1 se todas
as suas entradas forem iguais.
Figura 07: Porta XNOR

Fonte: www.albertoferes.com.br

1.2 VHDL
O VHDL a linguagem adotada pelo IEEE (Institute of Electrical and Electronics
Engineers) e foi estabelecida como padro 1076-1993. Por ser uma linguagem complexa e
compreensiva, o uso de seu potencial requer muito esforo e prtica.
6
Ele prev trs tipos de abordagens bsicas na descrio de um cdigo: procedimento, fluxo de
dados e estrutura.
Os operadores lgicos em VHDL so: AND, OR, NOT, NAND, NOR, XOR e XNOR,
os quais j foram descritos anteriormente. Os principais elementos dessa linguagem so a
identidade e a arquitetura, a primeira faz referncia descrio da funo lgica em termos de
suas portas e a segunda descreve a operao interna da funo. O elemento entidade
composto por trs declaraes: a primeira faz a associao de um nome funo lgica, a
segunda especifica as entradas e sadas, a ltima a declarao End. [4]
A declarao de em VHDL de identidade para uma porta AND com duas entradas a
seguinte:

entity AND_GATE2 is
port (A, B: in bit; X: out bit);
end entity AND_GATE2;

O VHDL reserva as palavras em negrito, os demais termos so identificadores

associados pelo usurio, os parnteses, vrgulas e ponto-e-vrgulas compem a sintaxe da
linguagem. [3]
A arquitetura do cdigo em VHDL para a porta AND com duas entradas descrito
pela seguinte identidade:

architecture LogicFunction of AND_Gate2 is

begin
X A and B;
end architecture LogicFunction;

Novamente, as palavras em negrito so reservadas pela linguagem, a pontuao faz

parte da sntese necessria, vale ressaltar que a primeira declarao do elemento em uma
estrutura tem que ser diferente do nome da identidade. Em seguida, a entidade e a arquitetura
so combinadas em um nico comando VHDL para ento descrever a porta lgica desejada
no caso, a porta AND. [4]

1.3 Objetivo
Proporcionar ao aluno a compreenso do funcionamento das portas lgicas por meio
de simulaes no software Vivado e a familiarizao do mesmo com o ambiente laboratorial.

1.4 Justificativa
Compreender o que uma porta lgica e suas aplicaes dentro da eletrnica de
extrema importncia no atual contexto tecnolgico, da mesma forma, entender o
funcionamento de software voltados esse tipo de abordagem e saber realizar simulaes
tambm um diferencial no mercado de trabalho. O experimento realizado no dia 24 de maro
de 2017, no laboratrio de Prtica de Eletrnica Digital, conseguiu unir a relevncia das
portas lgicas para a eletrnica e a atual tendncia de mercado, o que possibilita maior
preparao para o estudante e melhor fixao da teoria . Sendo assim, de suma importncia
o registro de todo o processo, o que torna crucial a produo de relatrios para que o
professor avalie se de fato o aluno entendeu o objetivo do experimento, assim como
possibilitar a comparao dos resultados em simulaes realizadas em diferentes programas
computacionais.
7
2 PARTE EXPERIMENTAL

2.1 Preparao do ambiente de simulao

O passo inicial para a realizao do experimento foi criar um novo projeto no software
Vivado. A configurao do mesmo foi realizada adicionando a placa Basys 3 ao projeto, por
meio da aba add or create constraints. Aps esses passos foi necessrio apenas criar o
arquivo relativo ao design , adicionando o arquivo com o tipo vhdl, para que o cdigo pudesse
ser implementado nesta linguagem. O mdulo foi ento definido de acordo com o nmero de
portas de entrada e sada do circuito referente cada atividade solicitada, nomeadas as
entradas como A,B e C e Sada com S.
necessrio ento ativar na aba de project settings , bitstream o arquivo bin_file que
possibilita escrita binria sem uso do cabealho. Assim, obteve-se o ambiente demonstrado na
figura a seguir.

Figura 08: Ambiente de trabalho

Sendo assim, foi possvel abrir o arquivo vhdl definido e implement-lo, identificando
com os nomes das alunas responsveis, data e horrio de desenvolvimento. Para cada
atividade, forneceu-se ao arquivo o cdigo e a expresso booleana adequada. Por sequncia
do passo-a-passo fornecido, foram linkados os pinos de entrada e sada da placa Basys com os
dispositivos de entrada e sada implementadas. No arquivo basys3.xdc (figura 9), isso foi
feito por meio da retirada do comentrio das linhas referentes ao nmero de entradas e sadas
presentes em cada atividade, alm da adequada atribuio de cada uma das portas, segundo a
nomenclatura adotada (A,B,C,S), essa atividade seria essencial para a verificao diretamente
numa FPGA.

8
 Figura 09: Linkagem dos pinos da placa Basys 3

Aps todos esses passos foi necessrio sintetizar o circuito por meio do Run Synthesis
, gerando um esquemtico facilmente visualizado no RTL Analysis . Nesse ponto, que
tornou-se possvel realizar a simulao do experimento, bastando clicar em run simulation
que gera um ambiente de simulao (figura 10).

Figura 10: Ambiente de Simulao do circuito

Nesse passo, possvel configurar os valores referentes cada entrada, assim como o
tempo de mudana de sinal ( 0 ou 1) para a gerao de ondas . Isso feito clicando sobre cada
entrada com o boto direito, na opo de Force Clock, conforme a figura a seguir.

Figura 11: Configurao de entradas para simulao

9
 A primeira configurao realizada a modificao do argumento value para o tipo
binrio informando entradas diferenciadas para os argumento Leading edge value e Trailing
edge value, que seja 0 ou 1 . Define-se um perodo para as ondas, diferentes para cada
entrada. legal se o valor de uma for o dobro da outra, por exemplo. E ento, basta executar
a simulao.

2.2 Experimento
O experimento consistiu na simulao de diferentes portas lgicas utilizando o
software Vivado, por meio do qual, atravs da implementao de cdigo em VHDL,
possvel construir e testar o funcionamento de circuitos. A primeira porta trabalhada foi a
NAND , qual fora solicitada na atividade 1 e atividade 3 do experimento.

Optou-se por implementar a porta NAND de duas diferentes formas, sendo a primeira
delas utilizando a funo pronta do VHDL, segundo a figura a seguir .

Figura 12: Cdigo em VHDL da porta lgica NAND com funo pronta

Antes que a simulao fosse realizada, foi feita a sntese do programa. Nesta etapa, a
compilao foi mais lenta que o previsto e o cdigo apresentou alguns erros desconhecidos,
sendo necessrio muitas vezes, fazer a sntese novamente, entretanto, foram devidamente
corrigidos com ajustes na configurao por meio do auxlio do monitor da disciplina. Aps
esse processo, foi criado o diagrama esquemtico do circuito (verificar no final deste
documento) e a simulao, com o intuito de identificar se a lgica estava correta conforme a
porta lgica solicitada. A figura 13 representa a simulao do cdigo apresentado na figura
12.

10
 Figura 13: Simulao no Vivado do cdigo da figura 11.

Se observarmos a tabela da verdade, referente essa porta lgica (figura 5), vemos
que o formato de ondas obedece fielmente a relao proposta, e o mesmo acontece se o
cdigo for implementado segundo uma expresso booleana prpria (figura 14).

Figura 14: Cdigo em VHDL, implementado pela dupla, da porta lgica NAND

A onda obtida atravs desta ltima implementao funciona perfeitamente, conforme a

tabela verdade (figura 15).
Figura 15: Simulao no Vivado do cdigo da figura 08.

11
 A segunda implementao realizada foi sobre a porta lgica XNOR , cujo cdigo
VHDL, conforme atividade 3 solicitada, foi o seguinte :

Figura 16: Cdigo em VHDL da porta lgica XNOR.

Aps a sintetizao e checagem do esquema gerado ( ver no fim do arquivo), obteve-

se uma onda coerente com a simulao.

Figura 17: Simulao no Vivado do cdigo da figura 16.

Como solicitado na atividade 2 (figura 18) , observa-se que de fato as ondas esto
corretas.

12
 Figura 18: Tabela verdade da porta XNOR

A ltima etapa do experimento foi a execuo da atividade 4, que consiste na

projeo de um circuito que realiza a funo AND com trs variveis, isto , no Vivado e em
um simulador diferente, para que seja possvel realizar uma comparao entre eles,
comparando a facilidade de uso, a flexibilidade de apresentao de resultados e a
possibilidade de implementao utilizando o VHDL.
A implementao deste circuito seguiu a lgica a seguir :

Figura 19: Cdigo em VHDL da porta lgica AND com trs entradas

Tendo sido o processo de sntese tranquilo, a simulao obtida foi tambm tranquila,
apresentando as ondas presentes na figura 20, que pode ser conferida com a tabela verdade
presente na figura 21.

13
 Figura 20: Simulao no Vivado do cdigo da figura 18.

Figura 21: Tabela verdade da porta AND.

Esse mesmo circuito foi implementado ainda em outro simulador, para que os
resultados e a experincia de uso fossem comparados. O programa utilizado para comparao
foi Circuit Maker o qual apresenta maior facilidade de uso quando se trata de circuitos
pequenos, porm no possibilita a utilizao de VHDL nem a visualizao da tabela verdade.
Dessa forma, todo o projeto confeccionado de forma direta, ou seja, sem a implementao
de um cdigo, mas sim adio de componentes.
As figuras abaixo, referentes experincia com o Circuit Maker, exibem a porta
AND. A primeira imagem (figura 22), por exemplo, com entradas 1, 1 e 0, e sada 0,
apresenta o LED desligado, entretanto, na imagem seguinte (figura 23), com entradas 1,
1 e 1, ou seja, todas as entradas possuem nvel de tenso alto, sua sada tambm
apresenta nvel alto, isto explica o LED aceso.

14
 Figura 22: Simulao da porta AND com trs pinos no Circuit Maker (LED apagado)

Figura 23: Simulao da porta AND com trs pinos no Circuit Maker (LED aceso)

15
3 DISCUSSO

A simulao das portas lgicas, da maneira como foi proposta, envolve todo o
conceito interligado lgica booleana e expresses lgicas relacionadas. O raio dessa
discusso, vai alm do senso comum, e introduz a utilizao de tcnicas nas quais a lgica se
estabelea.
Mesmo portas lgicas simples como a AND da qual a NAND deriva, possui um parmetro de
fundamentao.
Na proposta da atividade 1 a implementao da porta lgica NAND de duas diferentes
formas nos d a certeza de que a utilizao das tcnicas relacionadas lgica booleana
exata. No h dois resultados diferentes para a mesma relao, de forma binria, verdadeiro
ou falso. Sendo a NAND uma espcie de complemento da porta AND, seu funcionamento
semelhante, baseado apenas numa inverso da sada esperada.
No primeiro experimento, utilizou-se, com finalidade de observao, os valores 0 para
a entrada A e 1 para a entrada B, para determinar o incio da onda, da qual se obteve,
estabelecendo o perodo de A como 10 ns e o perodo em B como o dobro deste , uma gama
variada de combinaes que deixam mais explcitas as relaes estabelecidas na tabela
verdade. Se compararmos esta porta com a porta XNOR, por exemplo, notamos que esta s
assume sada 1 se as entradas forem iguais, enquanto a NAND s possui entrada 1 se ambas
forem nulas, o que as d tabela verdade e expresso lgica diferenciadas.
Na simulao da porta lgica XNOR foram usados 1 para a entrada A e 1 para entrada
B, da mesma forma que o experimento anterior, foi usado A como 10 ns e B como 20 ns, os
valores de sada de uma porta XNOR sempre assumir o valor 1 se suas entradas forem
iguais, consequentemente, os valores obtidos em sua tabela verdade no tm relao com os
valores obtidos nas tabelas das portas NAND e AND.
No experimento seguinte, utilizou-se como entradas os valores 1 para A, 0 para B e 1
para C, isto para simular a porta AND que corriqueiramente associada operao de
multiplicao (no que ambas realmente tenham alguma relao funcional) e d origem
porta do primeiro experimento. Os valores obtidos na simulao de ondas mostram
claramente que todas as entradas que continham o valor 0 obtiveram sadas iguais a zero, o
que respeita a estrutura da tabela verdade da porta AND.
Por fim, a simulao da porta AND com trs entradas foi realizada tambm no
software Circuit Maker o qual apresenta uma configurao menos complexa que o Vivado e
consideravelmente mais intuitivo, porm tambm bem mais limitado, pois no permite a
obteno direta da tabela verdade e nem simulaes de ondas como faz o outro programa
usado para a realizao dos experimentos.

16
4 CONCLUSES

Diante do que foi apresentado, nota-se que todas as atividades solicitadas no

experimento foram executadas com resultados satisfatrios, ou seja, foi possvel simular as
portas NAND, XNOR e AND no software Vivado, logo, o objetivo do trabalho foi alcanado,
contudo, sob muitas limitaes.
Como exemplo, pode-se citar o mau funcionamento de alguns computadores do laboratrio, a
demora na compilao dos cdigos, etapas importantes do experimento que no existem no
roteiro passo a passo e um ambiente virtual pouco intuitivo.
O ideal seria turmas menores para melhor aproveitamento do professor, orientao bsica a
respeito do que solicitado nas atividades e, principalmente, uma excelente preparao dos
alunos a respeito do assunto.

17
 REFERNCIAS BIBLIOGRFICAS

[1] FONSECA FILHO, Cluzio. Histria da computao: O Caminho do Pensamento e da

Tecnologia. EDIPUCRS, 2007. p. 56-58.

[2] AMARAL, Valder Moreira. Eletrnica Digital. So Paulo: Fundao Padre Anchieta,
2011. p. 31-33. 4 v.

[3] FLOYD, Thomas. Portas lgicas. In ______. Sistemas digitais: fundamentos e

aplicaes. Bookman Editora, 2009. Cap. 3, p. 134-135.

[4] ______. lgebra booleana e simplificao lgica. In ______. Sistemas digitais:

fundamentos e aplicaes. Bookman Editora, 2009. Cap. 4, p. 244-245.

18
 DIAGRAMAS ESQUEMTICOS
Figura 24: Diagrama esquemtico da porta NAND

UnB - FGA Prancha 1 Verso Data Elaborador por: Adrianne Alves da Silva

LAB PED 1 Portas Lgicas 1.0 24/03/2017 Revisado por: Ana Paula Gomes de Matos

Figura 25: Diagrama esquemtico da porta XNOR

UnB - FGA Prancha 1 Verso Data Elaborador por: Adrianne Alves da Silva

LAB PED 1 Portas Lgicas 1.0 24/03/2017 Revisado por: Ana Paula Gomes de Matos

19
 Figura 26: Diagrama esquemtico da porta AND com trs entradas

UnB - FGA Prancha 1 Verso Data Elaborador por: Adrianne Alves da Silva

LAB PED 1 Portas Lgicas 1.0 24/03/2017 Revisado por: Ana Paula Gomes de Matos

20