Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Aada en cada caso los capacitores y/o inductores de desacople necesarios para una correcta operacin del
circuito en pequea seal y en continua, justificando el motivo por el cual se agreg cada elemento (no hace falta
especificar los valores de los elementos agregados).
1.a. La tensin en el Gate del transistor M1 es: VG = VCC * 390k / (390k || 650k) = 2.05 V
Si bien dicha tensin no es la tensin VGS de M1, se puede asumir VG ~ VGS y luego corregir iterativamente. Eso es lo
que haremos. En el grfico denominado Ohmic Region Characteristics de la hoja de datos se puede trazar la recta de
carga, que estar dada por:
VCC = VDS + (RD+RS) ID, que corta el eje x en VDS = VCC = 5V y el eje y en ID = VCC / (RD+RS) = 0.413 A. El proceso iterativo
realizado para verificar el correcto valor de VGS es el siguiente:
1.- El punto Q obtenido del cruce de la recta de carga con la curva correspondiente para V GS ~ 2V nos da un valor de ID
~ 0.15 A y VDS ~ 3.25 V.
2.- Con este valor de ID calculamos el valor exacto de VGS como: VGS = VG ID RS = 1.885 V
3.- Este valor de VGS aplicado de nuevo al punto 1 para obtener un nuevo Q nos lleva a una ID ligeramente menor de la
obtenida grficamente, ID ~ 0.14 A, dando un nuevo valor de VGS = VG ID RS = 1.9 V
Como la precisin del grfico no nos permite medir con mayor exactitud y la curva para VGS = 1.9 V, y de todos modos
dicho valor est muy cercano a la curva de VGS = 2V, este valor puede tomarse como el correcto y no es necesario
seguir iterando.
VDS sera entonces VDS = VCC ID (RD+RS), VDS = 3.3 V, que es el mismo valor que se obtiene del grfico. Si no se hace el
proceso iterativo y se aproxima VGS ~ VG tambin se considera correcto el ejercicio, pero se restarn algunos puntos si
no se justifica la aproximacin.
Los capacitores C1 y C2 se utilizan para eliminar cualquier valor de tensin continua en la seal de entrada o en la
carga RL. El inductor L1 sirve para eliminar el efecto de RS en pequea seal, de modo que la carga sea slo RL. Puede
obviarse, pero cuando se calcule Gv en el punto 2 debe tenerse en cuenta entonces que la carga ser RS|| RL no slo
RL.
Los capacitores C1 y C2 se utilizan para eliminar cualquier valor de tensin continua en la seal de entrada o en la
carga RL.
El capacitor C1 se coloca para llevar el Gate a tierra y el circuito sea CG, precisamente. Los capacitores C2 y C3 se
utilizan para eliminar cualquier valor de tensin continua en la seal de entrada o en la carga RL. El inductor L1 sirve
para eliminar el efecto de RS en pequea seal, de modo que la entrada no se encuentre en paralelo con esa
resistencia sino con la rs = 1/gm del transistor. Si no se incluye pierde el propsito del circuito CG por lo que no puede
obviarse.
2. Para cada una de las configuraciones indicadas en el tem anterior se solicita hallar los valores de la ganancia en
voltaje Gv = vo/vsig para pequea seal y a temperatura ambiente, T = 25 C. Utilice el modelo de pequea seal que
considere adecuado y los parmetros del NMOS 2N6660 para el transistor M1 que se encuentran en la hoja de
datos adjunta. (30 puntos)
Y se puede obtener de la pendiente de las curvas Ohmic Region Characteristics en el punto de trabajo
especificado.
El parmetro gm es el denominado Forward Transconductance en la pgina 2 de la hoja de datos. Utilizar el
valor tpico para el mismo adaptado a la IDS del problema.
Solucin:
El parmetro gm obtenido de la hoja de datos como se indica en el enunciado es: gm = 0.35 S. Pero considerando que
este valor es para una corriente de Drain ID = 0.525 A, debemos corregirlo para la corriente de Drain usada en el
problema 1, ID = 0.14 A, ya que gm depende de ID por la expresin gm = (2 kn(W/L) ID)1/2. Esto se hace de la siguiente
forma:
ya que el resto de los parmetros de la ecuacin permanecen constantes para diferentes valores de ID. Esto no da un
valor de gm = 0.18 S.
Como dice el enunciado, el valor de ro se puede obtener como la inversa de la pendiente de la curva en el punto de
carga Q obtenido en el problema 1, pero como la pendiente del grfico en ese punto es 0, ro = .
Con estos dos parmetros podemos utilizar cualquiera de los modelos de pequea seal del transistor que deseemos
para armar los circuitos equivalentes basados en los obtenidos en los puntos 1.b, 1.c y 1.d. Los circuitos equivalentes
recomendados son:
Common Source:
Donde Av se obtuvo de 5.83 del texto para este circuito: Av = - gm (RD||RL) / (1+ gm RS)
Common Drain:
Donde Av se obtuvo de la expresin 5.92 del texto para este circuito, Av = RL / (RL+ gm-1).
Notar que aunque este circuito no es exactamente igual al del texto, ya que incluye RD, esta resistencia no tiene efecto
alguno en la expresin final de Av para este caso. Tambin notar que si no se incluye el inductor L1, RL estara en
paralelo con RS, lo cual cambiara el resultado:
Common Gate:
3. En la Figura 2, determinar para los tres transistores la tensin entre colector y emisor VCE. y la corriente de emisor
IE (la tensin de Zener como se indica la figura es VZ = 4.7V. La corriente de Zenner es IZ = 1.1mA), asumiendo:
Todos los transistores estn trabajando en modo activo y la cada de tensin VBE = 0.5V en los tres.
Las ecuaciones {1}, {2}, {3} y {4} estn todas en funcin de los datos del problema, las corrientes ya calculadas IE1 e IE2
y los de los tres transistores.
Como se puede ver, los parmetros de polarizacin de los transistores son muy poco sensibles a las variaciones de , lo
cual es un aspecto deseable del diseo de este tipo de circuitos, de modo de poder intercambiar transistores sin tener
que recalcular el punto Q de cada uno.