Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Tecnologa
Electrnica Autor: Francisco Jos Rodrguez Ramiro
Universidad de
SEVILLA Tutor: Juan Manuel Carrasco Sols
12 ESQUEMA DE CONTROL
Cada uno de los dos convertidores que conforman el enlace, es controlado de manera
independiente. Los posibles objetivos de control en cada convertidor son:
Para ello, el convertidor del lado de la red elctrica (rectificador) tendr como objetivo
de control el mantener la tensin del DC-Link y el valor de la potencia reactiva
consumida al nivel de referencia especificado. Por su parte el convertidor del lado de la
red secundaria (inversor) ser el encargado de manejar la tensin modulada y asegurar
que esta cuente con las caractersticas requeridas.
Comenzaremos desgranando el lazo de control que permite controlar la tensin del Dc-
Link (Figura 12.2). El primer paso (Sumador 1) es calcular el resultado de restarle a la
tensin medida en el Dc-Link (Vdc_med) la tensin de referencia que deseamos
mantener (Vdc_ref). El resultado de la operacin anterior se utilizar como seal de
error para el PI (1). Para implementar todos los controladores PI se ha utilizado una
aproximacin trapezoidal, como se comentar en el apartado 12.1.3. La seal que
obtenemos a la salida de este PI (1) se interpreta como el error de corriente dc, es decir,
la corriente que tenemos que inyectar para mantener la potencia. A esta seal le
restamos (Sumador 2) la componente d de la corriente medida a la entrada del
rectificador, previamente esta corriente se transformado al sistema de coordenadas
dq0. El error que introducimos en el PI (2) es la corriente necesaria para mantener la
tensin en el Dc-Link. Al resultado obtenido del PI (2) se le suma la componente d de
la tensin medida a la entrada del rectificador, previamente esta corriente se
transformado al sistema de coordenadas dq0, y un trmino que se utiliza para estimar
la tensin que cae en la inductancia de alisamiento (Sumador 3). La operacin anterior
nos permite estimar la tensin, componente d, a la entrada del rectificador, que se
obtiene como resultado de despejar dicho valor del incremento de tensin que se
produce en la bobina de acuerdo a [24] . Como resultado de todo este bucle obtenemos
la componente d de tensin que debemos inyectar y que transformada al sistema de
coordenadas abc es la seal que utilizaremos como moduladora.
De forma anloga se presenta el control del inversor, por medio del cual se controlan las
caractersticas de la tensin modulada (Figura 12.4).
=
El rea del trapezoide (ver Figura 12.7) lo calcularamos mediante >40 1 - 40 5 1?.
+
La transformada de Park, ecuacin (3), est basada en la proyeccin de los valores de
tensin y corriente de referencia en los ejes y transformndolos en un eje dinmico
cuyo ngulo de referencia corresponde al ngulo de fase de las tensiones y corrientes de
la red.
Estas dos ecuaciones (8 y 9) nos permiten calcular la potencia activa (10) y reactiva
instantnea (11).
+ + +
Donde k es una constante que puede valer E/ o /
, si F E/ se tendra la misma
+
potencia en abc que en alfa-beta, y si por el contrario, se elige F , se obtendr la
/
misma tensin en abc que en alfa-beta. Tanto para el rectificador como para el inversor
+
se ha usado tensin invariante GF H.
/
Para validar el PLL propuesto se procedi a realizar una simulacin del enlace completo
con el control comentado y se han comparado los resultados obtenidos con el PLL que
proporciona la herramienta de simulacin. A continuacin se mostraran los parmetros
elctricos utilizados en dicha simulaciones y los resultados obtenidos.
Transformador Red AC
Uno
Tensin de lnea de primario
400 V
RMS
Tensin de lnea de secundario
20 kV
RMS
Potencia 1 MVA
Frecuencia 50 Hz
Relacin de transformacin 400/20.000 V
Rectificador
Corriente mxima por IGBTs
65 A
RMS
Corriente pico mxima por
230 A
IGBTs
Corriente lnea RMS entrada
130 A
en estado estable
Tensin de lnea entrada
40.1 kV
(pulsada)
Condensador DC Enlace
Identificador C
Capacidad 400 uF
Corriente efectiva nominal en
55 A
estado estable
Corriente pico mxima 250 A
Tensin nominal DC 20 kV
Tensin mxima 20.8 kV
Rizado de tensin nominal 8 V
Frecuencia de rizado (tensin) 140 Hz
Inversor
Corriente mxima por IGBTs
60 A
RMS
Corriente pico mxima por
290 A
IGBTs
Corriente lnea RMS salida en
130 A
estado estable
Tensin cuadrada salida 40 kV
Tensin lnea RMS salida 20 kV
Condensador Filtro AC
(LPF)
Identificador Cf
Capacidad 80 uF
Corriente efectiva nominal en
35 A
estado estable
Corriente mxima 110 A
Rizado de corriente 160 A
Frecuencia de rizado 50 Hz
Tensin pico mxima 17 kV
Transformador
Red
AC
Dos
Tensin de lnea de primario
400 V
RMS
Tensin de lnea de secundario
20 kV
RMS
Potencia 0.15 MVA
Frecuencia 50 Hz
Relacin de transformacin 400/20.000 V
Tensin de lnea de primario
400 V
RMS
1.0575
1.0570
1.0565
1.0560
1.0555
26.760 26.770 26.780 26.790 26.800 26.810 26.820 ...
...
...
Main : Graphs
Q_rect
0.060
0.040
0.020
0.000
y (MVA)
-0.020
-0.040
-0.060
-0.080
28.0760 28.0780 28.0800 28.0820 28.0840 28.0860 28.0880 28.0900 28.0920 ...
...
...
Main : Graphs
Vdclink Vcref
45.0k
40.0k
35.0k
30.0k
25.0k
y (V)
20.0k
15.0k
10.0k
5.0k
0.0
0.0 5.0 10.0 15.0 20.0 25.0 30.0 ...
...
...
Main : Graphs
I_sc1_rms
66.50
66.00
65.50
65.00
64.50
y (A)
64.00
63.50
63.00
62.50
37.860 37.880 37.900 37.920 37.940 37.960 37.980 38.000 38.020 38.040 ...
...
...
Main : Graphs
Eigbtrect_rms
20.0k
17.5k
15.0k
12.5k
10.0k
y (V)
7.5k
5.0k
2.5k
0.0
0.0 5.0 10.0 15.0 20.0 25.0 30.0 35.0 ...
...
...
Inversor:
Main : Graphs
Eigbtinv_rms
18.0k
16.0k
14.0k
12.0k
10.0k
y (V)
8.0k
6.0k
4.0k
2.0k
0.0
0.0 5.0 10.0 15.0 20.0 25.0 30.0 35.0 ...
...
...
Main : Graphs
I_sc1_inv I_sc1_inv_rms
30.60
30.40
30.20
30.00
29.80
y (A)
29.60
29.40
29.20
29.00
28.80
29.200 29.250 29.300 29.350 29.400 29.450 29.500 ...
...
...
Main : Graphs
Eab_inv_rms
22.5k
20.0k
17.5k
15.0k
12.5k
10.0k
y
7.5k
5.0k
2.5k
0.0
0.0 5.0 10.0 15.0 20.0 25.0 30.0 35.0 40.0 ...
...
...
Main : Graphs
ILinva_rms
30.0
25.0
20.0
15.0
y(A)
10.0
5.0
0.0
0.0 5.0 10.0 15.0 20.0 25.0 30.0 35.0 40.0 ...
...
...
Main : Graphs
Pout_rms
1.00
0.90
0.80
0.70
0.60
y(MW)
0.50
0.40
0.30
0.20
0.10
0.00
0.0 5.0 10.0 15.0 20.0 25.0 30.0 ...
...
...
Main : Graphs
Ea_load_rms
12.0k
10.0k
8.0k
6.0k
y (V)
4.0k
2.0k
0.0
0.0 5.0 10.0 15.0 20.0 25.0 30.0 35.0 40.0 ...
...
...
PLL
Main : Graphs
teta_c teta_PSCAD
8.0
5.244
7.0 0.029
6.0 -5.215
5.0 Min 0.000
y (radianes)
3.0
2.0
1.0
0.0
-1.0
39.280 39.290 39.300 39.310 39.320 39.330 39.340 39.350 39.360 39.370 39.300
39.303
0.003
Main : Graphs
theta_inv_c theta_inv_PSCAD
7.0
1.748
6.0 1.612
-0.136
5.0
Min 0.057
y (radianes)
3.0
2.0
1.0
0.0
37.030 37.040 37.050 37.060 37.070 37.080 37.090 37.055
37.060
0.005
12.1.5.3 Conclusin
Del estudio realizado se concluye que los resultados obtenidos con el PLL
implementado son similares a los obtenidos con el bloque PLL utilizado por PSCAD,
por lo que se puede asegurar que al utilizar la topologa del PLL considerado se
obtendrn siempre buenos resultados.