Universidad de Guayaquil

Facultad de ciencias matemticas y fsicas

Carrera de ingeniera en sistemas
computacionales

Asignatura:
Lab. Electrnica Digital
Tema:
Flip Flops SR - D
Docente:
Ing. Eras Cesar
Integrantes:
Romero Eduardo
Rizzo Tapia Nury
Ronquillo Romero Rudy
Snchez Baque Jos
Curso:
S5B
 FLIP-FLOPS
Los circuitos lgicos se clasifican en dos categoras. Los grupos de puertas descritos
hasta ahora, y los que se denominan circuitos lgicos secuenciales. Los bloques bsicos
para construir los circuitos lgicos secuenciales son los flip-flops. La importancia de los
circuitos lgicos se debe a su caracterstica de memoria. Los flip-flops tambin se
denominan "cerrojos", "multivibradores biestables" o "binarios".

FLIP-FLOPS R-S

Este es el flip-flop bsico, su smbolo es el siguiente:

Figura 1: Smbolo lgico de un flip-flop SR

El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del

smbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por
los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias,
que se denominan Q y 1, la salida Q es la salida normal y 1 = 0. El flip-flop RS se puede
construir a partir de puertas lgicas. A continuacin mostraremos un flip-flop construido
a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

Figura 2: Circuito equivalente de un flip-flop S

Tabla 1: Tabla de verdad del flip-flop SR

Observar la realimentacin caracterstica de una puerta NAND a la entrada de la otra.
En la tabla de la verdad se define la operacin del flip-flop. Primero encontramos el
estado "prohibido" en donde ambas salidas estn a 1, o nivel ALTO. Luego encontramos
la condicin "set" del flip-flop. Aqu un nivel BAJO, o cero lgico, activa la entrada de
set(S). Esta pone la salida normal Q al nivel alto, o 1. Seguidamente encontramos la
condicin "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo
en reset) la salida normal Q. La cuarta lnea muestra la condicin de "inhabilitacin" o
"mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que
existiese esta condicin, es decir, no hay cambio en las salidas de sus estados anteriores.
Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condicin reset
pone la salida Q a 0. La salida complementaria nos muestra lo opuesto. Estos flip-flop
se pueden conseguir a travs de circuitos integrados.

FLIP-FLOPS RS ASINCRONO
Un biestable (flip-flop en ingls), es un multivibrador capaz de permanecer en uno de
dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones. 1 Esta
caracterstica es ampliamente utilizada en electrnica digital para memorizar
informacin. El paso de un estado a otro se realiza variando sus entradasBiestable RS
(Set Reset) asncrono
Slo posee las entradas R y S. Se compone internamente de dos puertas lgicas NAND
o NOR, segn se muestra en la siguiente figura:

Biestables RS con puertas NOR (a), NAND (c) y sus smbolos normalizados respectivos
(b) y (d).

Tabla de verdad biestable RS

R S Q (NOR) Q (NAND)

0 0 q N. D.

0 1 1 0

1 0 0 1
1 1 N. D. q

N. D.= Estado no deseado q= Estado de memoria

Aplicacin

Un biestable puede usarse para almacenar un bit. La informacin contenida en muchos

biestables puede representar el estado de un secuenciador, el valor de un contador, un
carcter ASCII en la memoria de un ordenador, o cualquier otra clase de informacin.

Un uso corriente es el diseo de mquinas de estado finitas electrnicas. Los biestables

almacenan el estado previo de la mquina que se usa para calcular el siguiente.

El T es til para contar. Una seal repetitiva en la entrada de reloj hace que el biestable
cambie de estado por cada transicin alto-bajo si su entrada T est a nivel 1. La salida
de un biestable puede conectarse a la entrada de reloj de la siguiente y as
sucesivamente. La salida final del conjunto considerado como una cadena de salidas de
todos los biestables es el conteo en cdigo binario del nmero de ciclos en la primera
entrada de reloj hasta un mximo de 2n-1, donde n es el nmero de biestables usados.

Uno de los problemas con esta configuracin de contador (ripple counter en ingls) es
que la salida es momentneamente invlida mientras los cambios se propagan por la
cadena justo despus de un flanco de reloj. Hay dos soluciones a este problema. La
primera es muestrear la salida slo cuando se sabe que esta es vlida. La segunda, ms
compleja y ampliamente usada, es utilizar un tipo diferente de contador sncrono, que
tiene una lgica ms compleja para asegurar que todas las salidas cambian en el mismo
momento predeterminado, aunque el precio a pagar es la reduccin de la frecuencia
mxima a la que puede funcionar.

Una cadena de biestables T como la descrita anteriormente tambin sirve para la

divisin de la frecuencia de entrada entre 2n, donde n es el nmero de biestables entre la
entrada y la ltima salida

Entradas asncronas en los FF

Como ya hemos visto, cada FF tiene entradas que pueden cambiar el estado de las
salidas de manera sincronizada con el pulso de reloj, pero Dnde quedaron nuestras
entradas asncronas? Es posible seguir usando estas entradas en FF sncronos?La
respuesta est en los FF sncronos de cualquier tipo que poseen entradas asncronas, esto
aade dos pines ms de control a nuestros FF, los conocidos SET y RESET (Los cules
pueden ser activos en el estado ALTO o BAJO). Entonces tenemos FF sncronos (Tipo
"J - K", o tipo "D" ) con un par de entradas que no dependen en ningn momento del
pulso de Reloj. Haciendo una combinacin perfecta de entradas que controlan las
salidas de manera automtica (Asncronas) o controladas por un pulso de reloj
(Sncronas).La siguiente figura nos muestra los smbolos de los FF Tipo "J - K" y "D"
con sus entradas asncronas.

Tabla de verdad del FF Tipo "J - K" con entradas Asncronas

(Las "X" significan que no importa el estado actual de esa entrada).(El FF tiene una
entrada de Reloj que funciona con TPP)(Las entradas asncronas con activas ALTAS)

El funcionamiento bsico sigue siendo el mismo, pero las salidas sern forzadas a ALTO
o BAJO, si se activan las entradas Asncronas correspondientes (SET, RESET) sin
importar el estado de las entradas "J - K" o CLK.

Tabla de verdad del FF Tipo "D" con entradas Asncronas

(Las "X" significan que no importa el estado actual de esa entrada).(El FF tiene una
entrada de Reloj que funciona con TPP)(Las entradas asncronas con activas ALTAS)
El funcionamiento bsico sigue siendo el mismo, pero las salidas sern forzadas a ALTO
o BAJO, si se activan las entradas Asncronas correspondientes (SET, RESET) sin
importar el estado de la entrada "D" o CLK.

FLIP-FLOPS
Son los dispositivos hardware bsicos que ejecutan la accin de memoria. Funcionan de
manera similar a una celda binaria (contienen una) incluyendo caractersticas de
sincronizacin mediante la seal de RELOJ.

FLIP- FLOPS RS
SINCRONO
El flip-flop RS sncrono opera en conjuncin con un reloj, en otras palabras, opera
sincronizada mente. Su smbolo lgico se muestra a continuacin.

En este caso aplicando celda binaria e incluyendo seal CLK, funciona de la misma
manera
TABLA
CARACTERISTICA DE FLIP FLOP RS
Nomenclatura:
Qn =>Valor presente de Q.
Qn+1 =>Valor siguiente, prximo de Q
Se utiliza para describir la operacin de un circuito secuencial como la Celda Binaria.

El pulso de reloj est implcito en la tabla. Esto quiere decir que la tabla se ejecutar
nicamente cuando CLOCK = 1, lo que ocurre en el instante del flanco positivo de
reloj.

Esta caracterstica le permite al FLIP FLOP considerarse SINCRNICO. Es decir, sus

salidas cambiarn solo cuando la seal de sincronismo (CLK) est presente.
 TABLA DE EXCITACIN

Informacin de la tabla de Excitacin:

Esta tabla indica que condiciones de entrada hacen posible el cambio de un
valor presente dado a otro valor siguiente establecido. La tabla de excitacin se
deriva de la tabla caracterstica. Para cada combinacin se debe preguntar: De qu
manera se deben conectar las entradas S y R para que la Salida Q cambie del valor n
al valor n+1?.
La respuesta a esa pregunta para cada combinacin se puede encontrar en la tabla
caracterstica, leyendo las columnas Qn y Qn+1 y sus respectivos valores de S y R.

Flip Flop tipo D

El flip-flop tipo D es un elemento de memoria que puede almacenar informacin en
forma de un 1 o 0 lgicos. Este flip-flop tiene una entrada D y dos salidas Q y Q-.
El flip-flop tipo D adicionalmente tiene dos entradas asincrnicas que permiten poner a
la salida Q del flip-flop, una salida deseada sin importar la entrada D y el estado del
reloj. Estas entradas son:
PRESET (poner) y
CLEAR (Borrar).
Es importante notar que estas son entradas activas en nivel bajo (ver la bolita o burbuja
en la entrada). Ser activo en nivel bajo significa que:
Para poner un 1 en la salida Q se debe poner un 0 en la entrada PRESET
Para poner un 0 en la salida Q se debe poner un 0 en la entrada CLEAR
Modos de disparo del Flip Flop tipo D
Dependiendo del tipo de entrada de reloj se producir un cambio diferente en la salida.
En los diagramas siguientes se muestran los diferentes tipos de entradas de reloj del flip
flop tipo D.
En el caso del grfico inferior habr un cambio en el estado del flip-flop tipo D (ver la
salida Q) cuando en la entrada de reloj se detecte un nivel positivo. Cuando en nivel del
reloj es alto se lee la entrada del (D) y se pone en la salida Q el mismo dato.
Flip-flop tipo D disparado por nivel positivo

En este caso habr un cambio en el estado del flip-flop tipo D cuando en la entrada de
reloj se detecte un nivel negativo. Ver la pequea bolita o burbuja. Cuando en nivel del
reloj es alto se lee la entrada del flip-flop (D) y se pone en la salida Q el mismo dato.
Flip-flop tipo D disparado por nivel negativo

En este caso habr un cambio en el estado del flip-flop tipo D cuando en la entrada de
reloj se detecte un nivel negativo. Ver la pequea bolita o burbuja. Cuando en nivel del
reloj es alto se lee la entrada del flip-flop (D) y se pone en la salida Q el mismo dato.
Flip-flop tipo D disparado por el borde ascendente o anterior

En este caso habr un cambio en el estado del flip-flop tipo D cuando en la entrada de
reloj se detecte el momento en que el nivel pase de bajo a alto (flanco ascendente o
anterior). Ver el pequeo tringulo. Cuando en nivel del reloj cambia de bajo a alto se
lee la entrada del flip-flop (D) y se pone en la salida Q el mismo dato
Flip-flop tipo D disparado por el borde descendente o posterior

En este caso habr un cambio en el estado del flip-flop tipo D cuando en la entrada de
reloj se detecte el momento en que el nivel pase de alto a bajo (flanco descendente o
posterior). Ver el pequeo tringulo y bolita o burbuja. Cuando en nivel del reloj cambia
de alto a bajo se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato
 Tabla de verdad del flip-flop tipo D

Diagrama temporal del flip-flop tipo D

Bibliografa
(2011). Obtenido de wikipedia: https://es.wikipedia.org/wiki/Biestable
(2015). Obtenido de monografias.com:
http://www.monografias.com/trabajos96/introduccion-flip-
flop/introduccion-flip-flop.shtml#ixzz4Q7mbj2vf
scribd. (2014). Obtenido de
https://es.scribd.com/presentation/108011343/Dise-25C3-25B1o-
2BLogico-2BSecuencial-Ptarte-2
unicrom. (2012). Obtenido de http://unicrom.com/flip-flop-tipo-d-descripcion-
y-simbolo/