ELETTRONICA 1 ESERCITAZIONE 8

Circuiti digitali a logica combinatoria

OBIETTIVI:
I. Spiegazione della lettura e della piedinatura dei circuiti integrati base;
II. Montaggio e verifica della tabella di verit di porta AND, OR, NAND;
III. Montaggio e verifica della tabella di verit della funzione: Y1= AB AB ;
IV. Montaggio e verifica HALF ADDER;
V. Verifica alea.
CENNI TEORICI:
Lelettronica digitale si serve degli stessi strumenti di quella analogica, ma utilizza grandi segnali perch non
fa riferimento a infiniti valori come nel caso della sinusoide, ma a due soli valori estremali, 1 logico e 0
logico. Quindi linformazione risulta codificata in una sequenza di 0 e 1. Nella logica combinatoria luscita
in un certo istante di tempo dipende solamente dagli ingressi in quel preciso istante di tempo.
Una porta logica un circuito digitale in grado di implementare una particolare operazione logica di una o
pi variabili booleane.
Le porte analogiche possono essere rappresentate in tre modi:

Equazione;
Tabella di verit;
Simbolo.
Le principali porte logiche sono:
o NOT, dotata di un ingresso e unuscita, che trasforma un valore in ingresso nel suo negativo:
YA

o AND, dotata di due o pi ingressi e unuscita, in cui si ottiene in uscita valore alto solo se tutti gli
ingressi sono alti. Nel caso di due ingressi:
Y AB

o OR, dotata di due o pi ingressi e di unuscita, in cui si ottiene in uscita valore alto se almeno uno
degli ingressi alto. Nel caso di due ingressi:
Y A B

o EX-OR, dotata di due o pi ingressi e di unuscita, in cui si ottiene in uscita un valore alto solo nel
caso in cui uno solo degli ingressi sia alto. Nel caso di due ingressi:
Y A B
Il sommatore una funzione combinatoria a due ingressi e due uscite, in cui le uscite sono rispettivamente la
somma e il riporto degli ingressi.
PROCEDIMENTO:
Seguendo gli schemi dei circuiti integrati si sono montate in ordine le porte logiche OR, AND E NAND,
fornendole delle dovute alimentazioni, con laccortezza di mantenere lalimentazione ad un valore di 5V.
Come segnali di ingressi si sono utilizzati lalimentazione stessa per l1 logico e la massa come 0 logico.
Luscita si controllata tramite un led, in quanto, essendo questo un diodo in arseniuro di gallio, nel
momento di polarizzazione diretta, ovvero nella condizione di 1 logico, emetteva luce.
Osservando il led si sono quindi costruite le tabelle di verit di seguito riportate:

VARIABILI INPUT
A B Y OR Y AND Y NAND
0 0 0 0 1
1 0 1 0 1
0 1 1 0 1
1 1 1 1 0

Utilizzando due NOT, due AND e un OR come in figura si costruita la funzione Y1 e, sempre utilizzando il
led, si costruita anche per questultima la tabella di verit.

VARIABILI INPUT
A B Y1
0 0 0
1 0 1
0 1 1
1 1 0

Si quindi montato lHALF ADDER seguendo lo schema di seguito riportato e si sono verificate le uscite
per la somma e il riporto, tramite lutilizzo dei led, costruendo la seguente tabella:

VARIABILI INPUT
A B S C
0 0 0 0
0 1 1 0
1 1 1 0
1 1 0 1

Si infine montato il circuito di seguito riportato:

Dallo studio teorico del circuito si attende in uscita sempre un valore di 0 logico, qualunque sia il valore di
ingresso. Anche inserendo in ingresso unonda quadra di 5Vpp, ci si attende dunque in uscita un segnale
costante pari a 0. Si quindi inserita londa quadra mantenendo laccortezza di utilizzare un offset. Nella
realt si riscontrato un ritardo che si manifestato tramite delle alee, ovvero dei picchi del segnale di
uscita, dovuti al ritardo introdotto dalla sequenza di porte NOT. Tramite loscilloscopio si misurato un
ritardo complessivo di circa 40 ns, quindi di circa 8 ns per porta.