Sei sulla pagina 1di 7

ESCUELA SUPERIOR POLITECNICA DEL LITORAL

FACULTAD DE INGENIERIAEN ELECTRICIDAD Y COMPUTAGoN

SISTEMAS DIGITALES I
EXAMEN DE PRIMERA EVALUACION
il SEMESTRE 2016-2017 7t1212016

Nombre: ..... Paralelo: .......


lnstrucciones: Recordar el c6digo de etica de ESPOL. Guardar todas sus pertenencias en su mochila y
colocarla al frente del aula. Tener a mano una identificaci6n, apagar y guardar el celular.

PROBLEMA# 1 (30%)
Diseffe un circuito digital controlador de un sistema industrial de transportaci6n de cajas mediante bandas.
Las cajas son alimentadas desde la banda A hasta la banda B; las bandas se mueven cuando sus respectivos
motores son activados (MA.H=H o MB.H=H). Existen sensores 6pticos que envlan voltaje alto al circuito
digital cuando hay cajas presentes en la entrada de cada banda (las sefrales emitidas por los sensores de
entrada son EA.H=H, EB.H=H) y/o en la salida de cada banda (las sefiales de los sensores de salida son
SA.H=H, SB.H=H), Adicionalmente, existe un sensor de video que envia voltaje bajo (Atasco.L=L) cuando hay
un atasco de cajas a la salida de la banda B. En general y mientras no existan atascos, el circuito controlador
debe activar el motor de cada banda cuando sus respectivos sensores indiquen la presencia de cajas; sin
embargo, para optimizar el funcionamiento del sistema, se deben incluir las siguientes consideraciones:
r Si no hay cajas presentes en ninguna de las bandas, ning0n motor debe ser activado.
. Si existe un atasco de cajas, ambas bandas deben desactivarse.
r No es posible que exista atasco de cajas (Atasco.L=L) si el sensor de salida de la banda B no estd
tambid'n activado {SB.H=H).
o Si hay cajas presentes a la salida de ta banda A, ambas bandas deben activarse.
. Si hay cajas presentes rinicamente en la entrada de la banda A pero no en su salida ni en la banda B,
solamente el motor de la banda A debe ser activado para ahorrar energia.
. Si hay cajas presentes en la salida y/o entrada de la banda B pero no en la banda A, solo se debe
activar la banda B-

Adicionalmente la salida Revisar debe activarse (Revisar.bl) si hay un atasco, o si no hay caj., p."r"nt",
ninguna de las bandas. Prssente unicamente la Tabla de verdad del Controlador, "r,
PROBLEMA#212O%l
Dada la expresi6n l6gica para la funci6n F que se presenta a continuaci6n, realice lo siguiente:

r = i*(eOol+ E*1c * f,*f1*[*1c + A) + D*E

a) Dibuje el mapa de Karnaugh (8%);

b) Usando el mapa de Karnaugh, dibujado en el literal {a}, obtenga [a expresi6n l6gica mfnima de la funci6n
r G%l;
c) lmplemente la expresi6n ldglca de la funci6n F, utilizando solo puertas NAND de dos entradas cada una
16%1.

PROBLEMA # 3 (30%)

Para el circuito mostrado a continuacidn, realice lo siguiente:

a) Obtenga la expresi6n l6gica de la funci6n F original (sin minimizar) (10%);


b) Encuentre la expresi6n minimizada de la funci6n F usando el Algebra de Boole (1o%);
c) lmplemente la expresi6n mlnimizada de la funcl6n F, usando (nlcamente puertas NAND de dos entradas
cada una (!O%l;
PROBLEMA#4 (2oyo)

Diseiar un Grcuito Aritmdtico utllizando VHDL, el cual trabaJa con palabras de 4 blts llamadas (xh y U)l El'
circuito presenta el resultado por medio de la palabra (Th de g bits.

(X)u

(Y), Circuito Aritmitico

CNT.H
EN.H

La sefial CNT es de.control, mientras que la sefial EN.H es una habilitadora. Ambas sefiales, CNT y EN son de
l6gica positlva. El Circuito Aritmdtico trabaja de la siguiente forma:
Si EN.H = L => La salida T presenta alta impedancia.
Si EN.H = H *> El circuito opera normalmente dependiendo de CNT y de los datos en X y Y.

1'r = 1x-v1,
en caso de que x sea mayor que Y,
Si CNT.H = L => 1
[j' = (Y-X)2 en caso de que X sea menor o igual que Y.

(X*Yh en caso de que X sea mayor que Y,


fT =

lj'= 1x+v)z en caso de que X sea menor o igual que Y.

Escriba el codigo VHDL equivalente del circuito descrito, mediante la descripci6n RTL
soluci6n Examen de primera evaluaci6n Sistemas Digitales I

Tema 1

EA SA EB SB Atasco MA : MB 'Revisar
0 0 0 00 0 0 T
0 0 0 O,L 0 0 0
0 0 0 10 0 L 0 Coilib. Puntr
0 0 L1 1
0 0 L 0 0 0
0 0 1. 0 1 + 0i0
0 0 L 7 0 0 L.0
0 0 L L 0
0 1. 0 00 t:L 0
0 L 0 01 0,0 0
0 7 0 10 L:L 0
0 L 0
0 7100 L L 0,
0 Lt01 0 0 0_
0 LLlO 1 ! Q,
0 L7L.t 0 0
0 0 00 Llo 0
L 0 0 0.L 0,0 0
t 0 0 10 L,t',0
1 0 0 0
7,0:t,00 L,L.O
L,0 10,L 0.0 0
L ,. 1 . ._g
10,L,7L O,O-L
L 0 0 7 1l0i
1, L 0 0 7 0 O:Q:
L t 0 L 0 1 L
L L 0 L 1 0 0
0 L 0

.L
1 L 1 0 7 0,0 0
1 L 1 0 1 L 0
,1 t 1 L L 0 0 7
Teru* 2-

| - A k@l) * [ (.+ ac) +> (c++) F \f


-
a) Mopc- t) ,x[ l.i1i,a

p= A (tB\+ B[) + E-c+ [Be t cS + AS +lE


F: 4E >* As$ + 0c + Agi+ cS * eT +l
A=a t

o0

0t
):
(\
-{(i O,T
J1
-tkI F
toi to
4l 4t\
.t

i s/c *oiv
u-\ff
.{-
I * D+s
v

t- A + BC u) m).. 6 f
a\ i'.t^.t, 61

zrl-t
TMA 3

T\

tt
F.H

e\ |yu,,'r- tef
L) V.nt ra;.r.^ira \0+

a,\ t.n1\^r t0f


-t Ot
\e{fr)*-6.i
1/
a) O B.r- ts. \+ @ A.A . A,L O Au.+
I
$ AE. L _--\
tO.t tt @ D\= D.L (D ridd.+
4 (ior) S
@ e.(gsl .* (a o.)r. I *I E,l+
AS (dor) .+
_ ,\
@ A(too) + Ail. r tp *Ss + 4D
\
(nor/

@ A-1ngo)+ IS'r *B a {lrt


---Jtr. _rg[_
(9 T
t- A (-to o) r 4u t*-I'+ *d"t + 6 (nCI| . +{

h) F= n- (so * 6.r)+ Au- + *i(ro5) 1AS(8.1+L-o)


= B{+ Ft-r AF + ffi
= E+ +(s'+S) +B(A+s) =

s+S.ff
r.+{
Tema 4

librarg ieee;
use ieee -std_Iogic_1164.aII ;
use ieee - strl_logic_unsigned . all ;

entitg tema4 is
port (l{,Y : in std_logic_uector(3 dor,rnto 0};
GHT,EH : in std_logic;
T : out std_logic_uector(7 dournto 0));
end tema4;

architecture solucion of temalr is


signal mag : std_logic;
signal tab : std_logic_uector(1 dor,rnto E);
signal tt : std_logic_uector(7 dournto 0);

begin

ma!, t= '1' trlhen l()Y else '6' ' l.r


tab (= BHT & mag; I'bno.rv z
\l4A
uith tab select lantn1 tf
tt (= l(-Y uhen "01 ", , \ *d -
Y-l( uhen "00", \rf lt
Z
Xil ;Hl "ll.;=. &.or& tz
T (= tt uhen EH='l' else "ZZZZZZZZ", ;

end solucion;

Potrebbero piacerti anche