UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERA ELCTRICA Y

ELECTRNICA
ESCUELA PROFESIONAL DE INGENIERA
ELECTRNICA

Laboratorio N1 - Sistemas Digitales

INFORME PREVIO: Biestables asncronos y sncronos

CURSO: Sistemas Digitales 90G

PROFESOR: Ing. Utrilla Salazar Daro

ALUMNO: Canales Escalante, Carlos Andrs

CDIGO: 1513220485
 2017
PARA EL INFORME PREVIO

1. Describir el concepto de Biestable Asncrono, analice su

funcionamiento y mencione los tipos de latches.

Un biestable asncrono, o Latch, es aquel dispositivo secuencial que

monitorea sus entradas de manera continua haciendo que las salidas
del dispositivo dependan solo de los estados de sus entradas esto de
manera independiente de una seal de reloj (clock).

Tipos de latches:

a) Latch RS (NAND)

U1:A
1
3
2 R S Qn 1 Qn 1
74LS00
0 0 1 1
0 1 1 0
U1:B 1 0 0 1
4 16 1 Qn Qn
5 TABLA DE VERDAD

LATCH
74LS00 RS (NAND)

b) Latch RS (NOR)

U1:A
2

3
R1 S Qn 1 Qn 1
74LS02 0 0 Qn Qn
0 1 1 0
1 0 0 1
U1:B
5
1 1 0 0
4
6
TABLA DE VERDAD
74LS02
LATCH RS (NOR)

2. Describir el concepto de Biestable sncrono, analice su

funcionamiento y describa los tipos de Flip flops
convencionales.

Son los circuitos que tienen una seal de control que indica cuando
pueden cambiar de valor. Hay de dos tipos, los activos por nivel y los
activos por flanco. Para establecer los instantes de tiempo en un
circuito secuencial basado en biestable conlleva a la introduccin de
seales de reloj o clock que indicar dicho instante.
Tipos de Flip Flops (F-F):

a) F-F Tipo RS:

b) F-F Tipo JK:

c)
F-F Tipo D:

d) F-F Tipo T:

3. De los
manuales tcnicos
obtener los IC TTL y
CMOS que realizan
la funcin de latch y Flip Flops, analice su tabla de verdad y
funcionamiento.

El 7473 y el 74HC73 tienen la misma representacin, poseen una

salida a RESET y se activan en flanco de bajada.

U1:A
7473

14 12
J Q
1
CLK
3 13
K Q

R
2
El 74HC76, 74LS76 y 7476 son los flip flop comerciales, con dos
salidas de reset y clear que se activan en flanco de bajada.

U1:A
2

4 15
S

J Q
1
CLK
16 14
K Q
R
3

7476

El 7472 o 74HC72 se comporta como un flip flop triple con entradas J

y K independientes. Posee un reset comn, un set comn y tambin
comparten el mismo reloj o clock. Se activan en flanco de bajada.

U1
13

3 8
S

J1 Q
4
J2
5
J3
12
CLK
9
K1
10
K2
11 6
K3 Q
R
2

7472

El 74107 o 74HC107 se comporta como un flip flop JK con una salida

para reset, se activa en flanco de bajada.
 U1:A
74107

1 3
J Q
12
CLK

El 74ALS112, 741LS12, 4
K Q
2
74HC112 o 74S112 se

R
comporta como un flip flop JK con dos salidas

13
para reset y set, se activa en flanco de
bajada.

U1:A

4
3 5

S
J Q
1
CLK
2 6
K Q
R
15
74ALS112

El 74LS113, 74S113 o 74ALS113 se comporta como un flip flop JK con

una salida para set, se activa en flanco de bajada.
4

3 5
S

J Q
1
CLK
2 6
K Q

U1:A
74S113

El 74S114, 74ALS114 o 74LS114 se comporta como un flip flop doble

con clock comun, posee una enttrada comun para reset y dos
diferentes de set. Tienen salidas independientes y se activan en
flanco de bajada.

U1
3 5
1J 1Q
2
1K
4 6
1S 1Q
11 9
2J 2Q
12
2K
10 8
2S 2Q
1
MR
13
CLK
74LS114

El 7479, 74ALS109, 74F109, 74HC109 o 74LS109 se comporta como

un flip flop JK con dos entradas para reset y set, se activan en flanco
de subida.
 U1:A

5
2 6

S
J Q
4
CLK
3 7
K Q

R
1
74LS109
4. Cul es la diferencia principal
entre un Latch y el Flip Flop?

La diferencia radica que el trmino Flip-Flop se asume para un

dispositivo secuencial que muestre sus entradas y cambie sus salidas
en tiempos determinados por una seal de reloj (clock). Por otro lado,
el nombre o trmino Latch, se usa para los dispositivos secuenciales
que monitorea de forma continua sus entradas y cambia sus salidas
independientemente de la seal de reloj. Esto es que, un Flip-Flop
utiliza como entrada CLK una seal de pulso mientras que el Latch
utiliza una seal de nivel.

5. Analice el funcionamiento del Flip Flop Maestro-Esclavo;

investigar sus ventajas.

Un Flip-Flop maestro-esclavo es denominado tambin llamado

principal-secundario. Estn compuestos por dos RS, JK o D sncronos
en los que el primero funcionar con el flanco de subida y el segundo
tomar el rol con el flanco de bajada.
El biestable maestro est habilitado cuando llega el flanco positivo. En
ese intervalo de tiempo, las salidas irn acorde con las entradas. Toda
variacin har que la salida cambie. Cuando llega el flanco negativo
al esclavo, este se habilita. Es en este instante donde toma la salida
del maestro como entrada.
Debido a esto, despus de flanco negativo de reloj, la salida del
biestable esclavo ser la equivalente a la salida almacenada en el
biestable maestro. La salida del esclavo es la salida del biestable
completo.
En la siguiente imagen se presenta el esquema interno del flip flop
Maestro-Esclavo o Master-Slave:

Tabla de transicin:
S R CP Q(t+1)
 0 0 Q(t)
0 1 0
1 0 1
1 1 x

Una de las ventajas de utilizar estos biestables es porque los Flip Flop
Maestro-Esclavo no se habilitan al mismo tiempo o de manera
paralela. Es por ello que se les denomina que no son transparentes.
La informacin lograda en una de las transiciones de la seal de reloj
se mantiene hasta que ocurra otro proceso similar, hasta que el
flanco positivo que active al maestro.

6. Describir las caractersticas de disparo de Flip Flops por

pulso y por flanco.

a) Flip flops disparados por pulso

Tambin llamados por nivel son aquellos que actan solo con
los niveles de amplitud 0 o 1.
b) Flip flops disparados por flanco
Es la arquitectura ms empleada para disear los circuitos. Solo
cambia de valor en los flancos de reloj que normalmente suelen
ser en los de subida, pero tambin pueden ser en los de bajada.
El cambio a la salida del biestable se produce despus del
flanco de reloj.

7. Utilizando flip flop J-K , desarrollar los circuitos para

convertir a :

a) Flip Flop R-S

Realizamos primero la tabla de conversin

J-K Entradas Salidas S-R Entradas
S R Qn Qn+1 J K
0 0 0 0 0 X
0 0 1 1 X 0
0 1 0 0 0 X
0 1 1 0 X 1
1 0 0 1 1 X
1 0 1 1 X 0
1 1 Invalido Invalido - -
1 1 Invalido Invalido - -

Por Karnaugh:
b) Flip Flop D

Realizamos su tabla de
conversin:

D
Salidas S-R Entradas
Entradas
D Qn Qn+1 J K
0 0 0 0 X
0 1 0 X 1
1 0 1 1 X
1 1 0 X 0

Por Karnaguh obtenemos:

c) Flip Flop T
Realizamos su tabla de conversin:

T
Salidas S-R Entradas
Entradas
T Qn Qn+1 J K
0 0 0 0 X
0 1 1 X 0
1 0 1 1 X
1 1 0 X 1

Por Karnaugh