DISEO DIGITAL UNMSM

UNIVERSIDAD NACIONAL MAYOR DE SAN

MARCOS
(Universidad del Per, DECANA DE AMRICA)
FACULTAD DE INGENIERIA ELECTRNICA Y ELCTRICA
E.A.P DE INGENIERA ELECTRNICA

TEMA: APLICACIN DEL NIOS

II: MENSAJES POR EL LCD

ALUMNOS:

LIBIA ROMERO ESCOBEDO

CRISTIAN QUISPE VENTURA
ALFREDO LAPOINT

I. INTRODUCCIN
Nios II es una arquitectura de procesador embebido 32 bits diseado
especficamente para el Altera familia de FPGAs. Nios II incorpora
muchas mejoras con respecto a la arquitectura original Nios, por lo
que es ms adecuado para una gama ms amplia de aplicaciones
informticas integradas, de DSP para el sistema de control.

Nios II es comparable a MicroBlaze, una CPU softcore competir por la

Xilinx familia de FPGA. A diferencia de Microblaze, Nios II es
autorizable para el estndar de clulas ASICs a travs de un
proveedor de IP de terceros, Synopsys DesignWare. A travs de la
licencia DesignWare, los diseadores pueden puerto de diseos de
una FPGA-plataforma de Nios de base a una produccin en masa
ASIC-dispositivo.

II. MARCO TERICO

CARACTERSTICAS PRINCIPALES

Al igual que los Nios originales, la arquitectura Nios II es un RISC soft-

core arquitectura que se realiza en su totalidad en los bloques de
lgica y memoria programable de Altera FPGAs. La naturaleza soft-
core del procesador Nios II permite al diseador del sistema
especificar y generar una costumbre ncleo Nios II, adaptado a sus
necesidades especficas de aplicacin. Los diseadores de sistemas
pueden ampliar la funcionalidad bsica del Nios II mediante la adicin
de una unidad de gestin de memoria predefinida, o la definicin de
instrucciones personalizadas y perifricos personalizados.

Instrucciones personalizadas
Perifricos personalizados
Unidad de gestin de memoria
Unidad de proteccin de la memoria

Familia de CPU Nios II:

Nios II clsica se ofrece en 3 configuraciones diferentes:

Nios II / f (rpido)
Nios II / s (estndar)
Nios II / e (economa).
Los procesos de desarrollo

Desarrollo de Nios II consiste en dos etapas separadas:

La generacin de hardware
Software de creacin.

Desarrollo se encuentra alojado dentro de una aplicacin llamada

Altera la suite de diseo embebido (EDS). La EDS contiene un
completo entorno de desarrollo integrado para gestionar tanto el
hardware como el software en dos etapas separadas:

Proceso de generacin de hardware

Los diseadores de hardware Nios II utilizan la herramienta de

integracin de sistemas QSys, un componente del paquete de
Quartus-II, para configurar y generar un sistema de Nios. La
configuracin de la interfaz grfica de usuario (GUI) permite a los
usuarios elegir el conjunto de caractersticas de Nios-II, y para aadir
perifrica y la E / S de bloques (temporizadores, memoria,
controladores de interfaz en serie, etc.) para el sistema integrado.
Cuando la especificacin de hardware es completa, Quartus-II realiza
la sntesis, el lugar y ruta para implementar todo el sistema en el
objetivo FPGA seleccionado.

QSys es la sustitucin del SOPC mayores (System-on-a-Chip

programable) Constructor, que tambin podra ser utilizado para
construir un sistema Nios II, y est siendo recomendado para nuevos
proyectos.

Proceso de creacin de software

Un paquete separado, llamado el Embedded Design Suite (EDS),

gestiona el desarrollo de software. Basado en el Eclipse IDE, el EDS
incluye un / C ++ C (basado en la cadena de herramientas GNU), un
depurador y un simulador de juego de instrucciones. EDS permite a
los programadores para poner a prueba su aplicacin en la
simulacin, o descargar y ejecutar la aplicacin compilada en el host
FPGA real.
III. DESARROLLO DEL INFORME

Utilizaremos la herramienta SOPC Builder de Quartus II para realizar el

diseo del sistema digital con NIOS-II. Posteriormente, para programar
el sistema digital usaremos el NIOS SBT para Eclipse, el cual nos
permite realizar programas en C/C++ y posteriormente descargar el
cdigo compilado en nuestro el sistema implantado en el FPGA de
nuestra tarjeta de desarrollo DE2-115.

Integracin del sistema NIOS II en el proyecto de Quartus II

Para concluir con el diseo se deben seguir los siguientes pasos:

Instanciar el mdulo generado en el SOPC en el proyecto de

Quartus II.
Asignar los pines del FPGA
Compilar el sistema generado.
Programar y configurar el sistema en la tarjeta DE2-115.
Programa de Aplicacin: Usar NIOS-II Build Tools for Eclipse para
escribir el programa en C que enviar el mensaje al display
LCD. Compilar dicho programa y descargarlo en el sistema
generado previamente en la tarjeta DE2-115.

Para instanciar la entidad generada se debe crear el archivo que ser

el top-level en el proyecto, el cdigo se muestra a continuacin (se
asume que el nombre del proyecto y de la entidad es P6):

LIBRARY ieee;

USE ieee.std_logic_1164.all;

USE ieee.std_logic_arith.all;

USE ieee.std_logic_unsigned.all;

ENTITY P6 IS

PORT (KEY: IN STD_LOGIC_VECTOR (0 DOWNTO 0);

CLOCK_50: IN STD_LOGIC;
 LCD_BLON: OUT STD_LOGIC;

LCD_DATA: INOUT STD_LOGIC_VECTOR (7 DOWNTO 0);

LCD_EN : OUT STD_LOGIC;

LCD_ON : OUT STD_LOGIC;

LCD_RS : OUT STD_LOGIC;

LCD_RW : OUT STD_LOGIC);

END P6;

ARCHITECTURE Structure OF P6 IS

COMPONENT niosII_system

PORT (clk_0: IN STD_LOGIC;

reset_n: IN STD_LOGIC;

LCD_E_from_the_lcd: OUT STD_LOGIC;

LCD_RS_from_the_lcd: OUT STD_LOGIC;

LCD_RW_from_the_lcd: OUT STD_LOGIC;

LCD_data_to_and_from_the_lcd: INOUT
STD_LOGIC_VECTOR (7 DOWNTO 0));

END COMPONENT;

BEGIN

LCD_BLON <= '1';

LCD_ON <= '1';

NiosII: niosII_system PORT MAP (CLOCK_50, KEY (0), LCD_EN,

LCD_RS, LCD_RW, LCD_DATA);

END Structure;

Programacin y configuracin
Programar y configurar el FPGA Cyclone II en el modo JTAG y el USB-
Blaster debe estar tambin seleccionado. El archivo de configuracin
que debe estar listado es P6.sof. En caso de que no est el archivo
dar clic en Add File y seleccionarlo. Dar clic en Start para programar el
dispositivo.

Programa de aplicacin

Una vez que se ha configurado el hardware requerido en el FPGA, es

necesario crear y ejecutar el programa de aplicacin, que puede ser
escrito en el lenguaje ensamblador del NIOSII o en un lenguaje como
C.

Para esta prctica se usar el lenguaje C del NIOS II

Ahora vamos a editar el cdigo como sigue:

* Instituto Politcnico Nacional

* SEPI-ESCOM

* Arquitectura de Dispositivos Mviles

* Prctica 7: Implantacin sobre NIOS-II.

#include <stdio.h>

#include <stdlib.h>

#include <string.h>

#include "system.h"

Void escribir Mensaje (char *);

Int main ()

Printf ("Arquitectura de Dispositivos Mviles.\n");

Char mensaje [] = " \n\n proyecto \n L A C ";

Escribir Mensaje (mensaje);

Return 0;
}

Void escribir Mensaje (char *mensaje) {

FILE *aLCD;

ALCD = fopen (LCD_NAME, "w");

If (aLCD) {

Fwrite (mensaje, strlen (mensaje), 1, aLCD );

Fclose (aLCD);

Printf (%s\n", mensaje);

} Else {

Printf ("Ocurri un error al enviar el mensaje al LCD");

Ahora Eclipse compilar el proyecto completo y descargar el cdigo

mquina sobre el procesador NIOS II embebido en el FPGA de la
tarjeta DE2-115. Al terminar, se debe observar el mensaje que
hayamos elegido (\n\n proyecto \n L A C) en la consola del IDE
Eclipse y en el display LCD de la tarjeta DE2-115, como se muestra en
las siguientes figuras.

IV. CONCLUSIONES
Bueno se realiz la implementacin de mensajes mediante el LCD en
el Quartus iv lo cual requiere dos puntos: saber configurar (hardware)
y adems tambin saber programar en lenguaje C (eclipse).

En resumen: el desarrollo de Nios II consiste en dos etapas separadas:

La generacin de hardware
Software de creacin.