Sei sulla pagina 1di 12

Conversione A/D e D/A

Oggigiorno il trattamento dei segnali viene effettuato sempre pi spesso facendo ricorso a soluzioni
di tipo digitale.
Ci significa convertire un segnale analogico (cio che pu assumere infiniti valori) in un segnale
discreto o digitale (cio che po assumere un numero di valori finito), e viceversa.
I vantaggi forniti da queste soluzioni sono molteplici: elevata protezione dai disturbi esterni,
possibilit di interfacciamento con microcontrollori o personal computer, facilit di
condizionamento, ecc.
La conversione del segnale da analogico a digitale, avviene attraverso vari processi: multiplazione,
campionamento, mantenimento e quantizzazione.

Di solito tutti questi processi vengono svolti da un unico chip denominato, appunto, convertitore
analogico-digitale.

Multiplazione
La multiplazione viene effettuata quando, con un unico sistema di elaborazione o di trasmissione,
devono essere acquisiti pi segnali.
Con un multiplatore (o multiplexer) si possono presentare sequenzialmente ad un dispositivo i dati
relativi a ciascun segnale.
Un multiplexer pu essere sia analogico, sia digitale.

Multiplatore analogico
Detto anche AMUX (analog multiplexer), esso pu essere visto come un commutatore unipolare a
pi vie collegato ad un buffer. La parte dedicata della commutazione pu essere realizzata con
JFET, MOSFET o CMOS; essi vengono pilotati, uno alla volta, da un circuito logico che provvede a
decodificare gli indirizzi provenienti da ununit di controllo, e a selezionare gli ingressi.

1
In commercio vi sono multiplexer analogici a 4, 8, 16 canali, con ingressi digitali compatibili con le
famiglie TTL e CMOS.
Vi sono, inoltre, convertitori analogico-digitali che contengono gi al loro interno un multiplexer,
come ad esempio lADC 0808.
Multiplatore digitale
Detto anche DMUX (digital multiplexer), esso commuta segnali gi convertiti in digitale. La
notevole diffusione di convertitori A/D integrati a basso costo, e lefficacia nel trattare i segnali ad
alta frequenza, hanno determinato laffermarsi della multiplazione digitale. Le uscita dei vari
convertitori A/D vengono collegate al DMUX, il quale instrada sequenzialmente i dati digitali nel
bus. Questa tipologia, tuttavia, comporta una certa complessit circuitale; si preferisce allora
adottare altri metodi, uno dei quali il buffer tri-state:

ogni segnale giunge ad un suo convertitore A/D dedicato; il buffer duscita dellADC viene pilotato
dal segnale emesso da un decodificatore indirizzi, il quale a sua volta riceve linput, attraverso il bus
indirizzi, dallunit di elaborazione che collegata ad ogni singolo convertitore A/D attraverso il
bus dati.

Campionamento
I campionamento consiste nel prelievo di un campione di segnale ad un determinato istante. La
velocit con la quale il segnale viene prelevato nellunit di tempo, prende il nome di frequenza di
campionamento e viene indicata con fc. Limportanza che essa ha in merito alla possibilit di

2
ricostruire fedelmente il segnale analogico originario, fondamentale.
Alla base del concetto di campionamento, sta il teorema di Shannon.
Esso afferma che se il campionamento avviene con frequenza uguale o superiore a 2 volte la
frequenza del segnale da campionare (fM), la successione di impulsi ottenuta contiene tutta
linformazione del segnale originario.
Quindi, vi la possibilit di trasmettere uninformazione continua sotto forma di una successione di
impulsi, sottostando a tale condizione:
fc 2 fM
Per campionare correttamente il segnale proveniente dai trasduttori, occorrer introdurre un filtro
passa basso che non lasci passare frequenze uguali o superiori a fc .Infatti, anche se il segnale
proveniente dai sensori ha variazioni lente, possono presentarsi allingresso del campionatore
disturbi provenienti dallesterno.
Inoltre, trattando segnali non sinusoidali, bisogna tener conto che saranno presenti pure un numero
indeterminato di armoniche.
Se si infrange tale legge, il segnale campionato rischia di essere distorto.

Infatti lo spettro del segnale campionato (in azzurro) rischia di andarsi a sovrapporre allo spettro del
segnale da campionare (zona gialla), dando cos origine ad un zona chiamata effetto aliasing, o
frequenze fantasma (zona verde). In tal caso, allatto della riconversione del segnale in formato
analogico otterremo non pi il segnale originario, bens un segnale distorto.
La fase di campionamento si pu assimilare ad un interruttore che si chiude con il comando di
impulsi rettangolari, attraverso il quale passa il segnale da campionare, come nello schema
seguente:

In uscita dalloperazionale si avr una sequenza di campioni del segnale originario, che avranno
frequenza uguale a quella in uscita dal generatore di impulsi.

3
Nella figura sopra sono rappresentati il segnale dingresso Vi (grafico a), il segnale ad impulso
rettangolare Vq (grafico b), e il segnale duscita Vo (grafico c), di colore arancio. La frequenza di
campionamento (che la stessa dellimpulso rettangolare) data dalla formula
fc = 1 / t

Sample and hold


Se il segnale da campionare subisce variazioni durante il processo di campionamento, gli impulsi
ottenuti in uscita non saranno a cima piatta, ma avranno una cima irregolare, come mostrato nella
figura sottostante.

Dato che i convertitori impiegano un tempo finito per digitalizzare il segnale (tra 1ns e 20ms ) la
suddetta irregolarit pu causare degli errori durante la digitalizzazione.
Per ovviare a ci si utilizzano dei circuiti di campionamento e mantenimento (sample and hold).
Questi circuiti operano in due fasi. Nella prima, detta di campionamento, la tensione duscita
rispecchia quella dingresso.
Quindi viene attivato un terminale di controllo, che d avvio alla seconda fase, nella quale viene
tenuto costante il valore della tensione duscita per tutto il tempo del campionamento, anche se la
tensione dingresso varia. Questa operazione pu essere effettuata mediante un circuito di memoria.
Lo schema di principio di tale circuito visibile sotto: in esso un condensatore viene posto tra due
AO funzionanti da buffer, collegati da un interruttore.

4
Il segnale Vi, proveniente dal campionatore, viene applicato ad un buffer che ha il compito di non
caricare il circuito duscita del campionatore, e di fornire la corrente di carica del condensatore Ch.
Un circuito di controllo comanda lapertura e la chiusura dellinterruttore: quando linterruttore
chiuso, la tensione Vc la medesima di quella presente alluscita del buffer, e quindi uguale a
quella dingresso Vi (fase di sampling); quando linterruttore viene aperto, il condensatore mantiene
sullingresso del secondo operazionale la tensione che vi era prima dellapertura dellinterruttore, e
quindi la tensione duscita Vo rimane costante anche se Vi varia (fase di hold). Il secondo buffer ha
il compito di far vedere al condensatore Ch una resistenza elevata cos da mantenere
sufficientemente costante la tensione ai suoi capi.
La scelta del valore di Ch un compromesso tra la necessit che il condensatore si carichi
velocemente durante la fase di sample e la necessit di mantenere Vc invariata durante la fase di
hold. Infatti, il condensatore pur sempre sottoposto ad una scarica dovuta alla corrente dingresso
dellAO ed alle correnti di perdita dellinterruttore a stato solido e del condensatore stesso.
I parametri che caratterizzano un circuito sample and hold sono:
tempo di acquisizione (acquisition time) indica il tempo necessario perch luscita
acquisisca il valore finale, dopo che stato dato il comando di campionamento.
tempo di apertura (aperture time) indica il tempo che intercorre tra il comando di hall e la
completa apertura dellinterruttore.
decadimento (hold decay) indica la variazione della tensione duscita durante la fase di hold.
dinamica dingresso indica lescursione massima della tensione dingresso.
segnale di controllo indica il livello logico e la tensione necessari per pilotare linterruttore
analogico.
I dispositivi sample and hold presenti in commercio sono disponibili sia con capacit integrata, sia
con capacit da collegare esternamente: nel primo caso i tempi di acquisizione e decadimento sono
fissi, nel secondo caso essi possono essere stabiliti scegliendo la capacit da inserire mediante la
consultazione di tabelle.

Quantizzazione
Mentre un segnale analogico pu assumere infiniti valori in un campo continuo, la sua
rappresentazione digitale pu assumere solamente un numero finito di valori discreti. Quindi, gli
infiniti valori di un segnale analogico devono essere raggruppati in un numero finito di fasce
delimitate da livelli fissi: a ciascuna fascia di valori analogici corrisponder un valore digitale.
Questo processo di raggruppamento si chiama quantizzazione ed i i livelli che definiscono ciascuna

5
fascia vengono detti livelli di quantizzazione. La distanza tra due livelli di quantizzazione viene
definita passo di quantizzazione Q , o quanto.
Un dato digitale di n bit pu assumere 2 valori diversi. Se, per esempio, si vuole quantizzare un
segnale campionato con un valore massimo di 8V, e hanno a disposizione 3 bit, il segnale digitale
potr assumere 2 valori diversi. Quindi, il passo di quantizzazione sar pari a 8V/8bit = 1V.

Nella figura si nota, per esempio, come il passo di quantizzazione, corrispondente al valore digitale
di 001 ed analogico di 1V, copre la fascia che va 0,5V e 1,5V. Dunque tutti i valori analogici
compresi tra questi 2 valori di tensione, verranno digitalizzati con il valore 001. Le linee di colore
rosa rappresentano gli impulsi di un segnale analogico che sono stati campionati. Il processo di
quantizzazione mi dar dunque in uscita una sequenza di bit che porteranno linformazione del
segnale originario.
Dato che un segnale avente la possibilit di assumere infiniti valori viene convertito in un segnale di
valori finiti, si otterr un errore dovuto al fatto che a pi valori di tensione verr assegnato lo stesso
dato digitale. Per esempio, riferendoci alla figura sopra, il valore 101 verr assegnato sia al segnale
di ampiezza 4,6V ,sia a quello di ampiezza 5,4V (il concetto analogo a quando, facendo dei conti,
approssimiamo i valori ottenuti per difetto o per decesso): tale errore prende il nome di errore di
quantizzazione ; il massimo errore che pu esserci pari a Q .
In un convertitore analogico digitale, quindi, i valori duscita non riproducono fedelmente il segnale
dingresso, ma ne danno una rappresentazione approssimativa, tanto pi precisa quanto minore il
passo di quantizzazione Q, cio quanto pi numerosi sono i livelli di quantizzazione. Visto che essi
sono legati al numero di bit utilizzati per la conversione, se ne deduce che maggiore il numero
quest'ultimi, maggiore la precisione del segnale convertito.
In commercio vi sono convertitori a 4,6,8,10,12,14,16,18,20 ed a 24 bit.
Con un convertitore ad 8 bit si avranno 256 livelli quantizzazione, con uno a 16 bit se ne avranno
65536.

Dati digitali
Sia i convertitori analogico-digitali, che quelli digitali-analogici, operano con dati digitali
caratterizzati, per il numero di bit, per il tipo di codice e per il formato.

6
Codici
Quando il segnale trattato positivo o negativo, frequentemente si utilizza il codice binario
naturale. A parit di numero di bit, esso offre il maggior numero di stati. Infatti con n bit si possono
ottenere 2 combinazioni. Se con un convertitore a 4 bit (16 combinazioni) si fissa un valore di
fondo scala di 8V, il valore del LSB (bit meno significativo) sar dato da 8/16 = 0,5V. Il valore del
bit pi significativo o MSB (most significant bit) sar dato da dal corrispondente valore decimale di
1111 (cio 15) moltiplicato per lLSB: 15*0,5=7,5V. La commutazione dallo stato 0000 allo stato
0001 avverr in corrispondenza di LSB, cio a 0,25V. La differenza tra il valore di fondo scala ed
il MSB sempre pari ad 1LSB e la commutazione dallo stato 1110 allo stato 1111 si ha in
corrispondenza di MSB - 1/2 LSB = 7,5 0,25= 7,25V.
Un altro codice molto usato il codice decimale codificato in binario o BCD (binary codec
decimal). In esso ogni cifra decimale codificata in binario mediante lutilizzo di 4 bit. Viene
spesso utilizzato per pilotare strumenti digitali: infatti ogni gruppo di 4 bit pu essere utilizzato per
comandare un decoder drive per display a 7 segmenti.

Linconveniente di questa codifica che la risoluzione nettamente inferiore a quella del codice
binario naturale.
Nei convertitori A/D simultanei, che effettuano conversioni continue e molto veloci, con i codici
sopraelencati vi sarebbe il rischio di errori dovuti al passaggio da un valore al successivo (per
esempio da 0111 a 1000) perch possono variare molti bit. Si suole allora utilizzare per questi
convertitori il codice Gray, che ha la particolarit di variare un solo bit alla volta.

Lerrore massimo che si ha con questo codice non superiore a 1 LSB.


In alcuni casi, per ragioni dovute alla circuiteria interna, vengono adoperati i codici complementari,
nei quali il valore del singolo bit viene invertito. Quindi, in un convertitore a 4 bit, al valore digitale
1111 corrisponde il valore analogico 0, mentre al valore digitale 0000 corrisponde il valore
analogico di massimo.

7
Per segnali con valori sia positivi che negativi, si usa un codice con segno e modulo: il numero
decimale, preso in modulo, viene convertito in binario naturale; quindi al valore ottenuto si
aggiunge un bit di segno; generalmente al bit 0 viene associato il segno positivo, mentre al bit 1
viene associato il segno negativo.

Nel codice in complemento a 1 i valori positivi sono rappresentati secondo il codice binario, mentre
quello negativi sono rappresentati complementando lo stesso codice.
Il codice in complemento a 2 differisce da quello in complemento a 1 perch ai numeri negativi
viene sommato 1LSB.

Formato
Generalmente i dati digitali in uscita da un convertitore A/D, o in ingresso ad un convertitore D/A,
si trovano in formato parallelo, cio vi una linea per ogni bit.
Tuttavia la necessit di trasmettere i dati a distanza utilizzando una sola linea, come pure lesigenza
di avere unalta risoluzione utilizzando un numero ridotto di linee, ha favorito la diffusione del
formato seriale.
In tal caso i convertitori A/D presentano i dati in uscita in forma sequenziale su di una sola linea. Ad
essa si affianca generalmente unaltra linea che fornisce in uscita il clock di sincronizzazione.

DAC
Con il termine DAC (digital to analog converter) si intende un dispositivo atto a convertire un
segnale digitale in analogico. Esso fornisce in uscita una tensione o una corrente legate al valore

8
digitale fornito allingresso.

Le configurazioni pi diffuse con le quali sono costruiti i DAC sono 3:


a resistori pesati, a scala R-2R ed a scala R-2R invertita.
Tali circuiti prevedono sempre un certo numero di commutatori analogici (comandati dai bit di
ingresso), una tensione di riferimento stabile, e una rete resistiva che determina la tensione o la
corrente duscita in base allo stato dei commutatori di ingresso.
Convertitore D/A a resistori pesati
Lo schema di principio di un convertitore D/A a resistori pesati costituito da un amplificatore
operazionale collegato a sommatore, in cui ad ogni ingresso associata una resistenza collegata ad
una tensione di riferimento tramite un interruttore analogico. Ogni interruttore pilotato da un bit
ed il valore della resistenza che vi collegata inversamente proporzionale al peso del bit stesso.

Quando il bit si trova allo stato 1, la resistenza collegata al riferimento di tensione; quando il bit si
trova allo stato 0, la resistenza non collegata.
Luscita, dunque, risulter data dalla formula (in riferimento al circuito sopra):
Vo = - R [ B0/R + B1/(R/2) + B2/(R/4)] Vrif
Il vantaggio offerto da questo convertitore risiede nel ridotto uso di resistenze. Gli svantaggi sono
rappresentati dallampio campo di valori delle resistenze utilizzate, dalla necessit di realizzare il
circuito con componenti discreti, dalla difficolt di ottenere precisione dai componenti adottati, e
dalla limitata velocit di conversione dovuta ai transitori causati dalle capacit parassite.

9
ADC
Con il termine ADC (Analog to Digital Converter) si intende un dispositivo atto a convertire un
segnale analogico in un segnale digitale. In pratica esso fornisce in uscita un dato digitale in
funzione del segnale presente in ingresso.
Esso compie essenzialmente due operazioni: la quantizzazione, gi descritta in precedenza, e la
codifica, cio lassociazione del codice desiderato al valore quantizzato.

La maggioranza dei convertitori A/D appartengono a quattro tipologie: a comparatori in parallelo,


ad approssimazioni successive, a conteggio e ad integrazione.

ADC ad approssimazioni successive


Questa tipologia di conversione quella pi diffusa perch offre un buon compromesso tra velocit
di conversione e risoluzione.
Lo schema di principio di questi ADC risulta composto da un comparatore, da un registro ad
approssimazioni successive (SAR), da un DAC con offset uguale a 1/2Q, e da un generatore di
clock.

La tensione Vi da convertire viene applicata allingresso non invertente del comparatore. Per avviare
la conversione si invia un impulso al morsetto SC, collegato al SAR. Quindi, al primo impulso di
clock, il SAR porter ad 1 il bit pi significativo e lascer a zero gli altri bit. La parola uscente (nel
caso dellesempio sar 1000) viene applicata al DAC, che la convertir in analogico. Luscita del
DAC viene confrontata con il valore di Vi tramite un comparatore, la cui uscita collegata al SAR:
se essa minore di Vi luscita del comparatore alta e il bit pi significativo del SAR viene
registrato; se invece maggiore, il MSB viene posto e registrato al valore zero. Ad un successivo
impulso di clock il SAR pone la seconda cifra a 1, tiene la prima cifra al valore appena stabilito, e
pone il resto dei bit a 0. La parola uscente (che sar 1100 o 0100) verr applicata al DAC, la cui
uscita verr riconfrontata con Vi . Analogamente alla prima cifra, se il comparatore allo stato alto,

14
la seconda cifra viene confermata e registrata, se allo stato basso la seconda cifra verr posta e
registrata al valore zero. Ad un nuovo impulso di clock si ripeter loperazione, e cos via finch
non saranno analizzati tutti i bit del SAR. Terminata la procedura verr attivata luscita EOC (End
Of Conversion) per indicare che la conversione stata conclusa e che il dato presente alle uscite
B0.Bn quello valido.
E evidente che la conversione durer al pi tanti impulsi di clock quanti sono i bit del convertitore.
Il segnale Vi non dovr subire significative variazioni durante il processo di conversione, altrimenti
il dato in uscita potr risultare errato. Per tale motivo si usano spesso i circuiti sample and hold
precedentemente descritti.
Le caratteristiche del comparatore e del DAC sono le principali responsabili della precisione, della
linearit e del tempo di conversione.
ADC a conteggio
Lo schema di principio di un convertitore A/D a conteggio (o a rampa digitale) costituito da un
contatore binario, da un convertitore D/A, da un comparatore, da una logica di controllo e da un
circuito di clock.

Ricevuto il comando di conversione attraverso il morsetto SC, la logica di controllo ordina al


contatore di iniziare il conteggio con la cadenza data dal circuito di clock. La parola binaria in
uscita dal contatore viene convertita dal DAC nella tensione Vd. Questa, che continua ad
incrementare man mano che il contatore procede nel suo conteggio, verr confrontata con Vi dal
comparatore: finch Vd sar minore di Vi , luscita del comparatore sar 1 ed indicher alla logica di
controllo che vi ancora necessit di conteggio; quando Vd avr superato Vi, luscita del
comparatore si porter a zero.
La logica di controllo dir quindi al contatore di interrompere il conteggio e comunicher la fine
della conversione tramite luscita EOC. La parola presente sulle uscite B0.Bn sar il dato digitale
corrispondente al segnale analogico dingresso.
E chiaro che questo tipo di convertitore e molto pi lento del convertitore ad approssimazioni
successive. Infatti bisogner prevedere un tempo di conversione pari a 2 cicli di clock, dove n il
numero di bit del convertitore. Per esempio, un convertitore a 8 bit potr impiegare anche 256 cicli
di clock per effettuare la conversione.
Per limitare tale inconveniente, sono stati introdotti i convertitori definiti ad asservimento (o track-
converter). Essi differiscono da quelli appena descritti per il tipo di contatore, che ha la capacit di
tener memorizzato il numero binario raggiunto nellultima conversione, e di poter effettuare un
conteggio sia crescente che decrescente. In tal modo, allavvio di una nuova conversione, il

15
contatore fornir al DAC il valore raggiunto nella precedente conversione. La tensione in uscita dal
DAC verr confrontata con il segnale da convertire: se questultimo sar diminuito il comparatore si
porter allo stato logico basso, e la logica di controllo ordiner al contatore di effettuare un
conteggio decrescente; se invece sar aumentato, il comparatore si porter allo stato logico alto, e la
logica di controllo ordiner al contatore di effettuare un conteggio crescente. La conversione
terminer quando in comparatore invertir il suo stato logico.
Il convertitore ad asservimento si presenta pi veloce del convertitore a conteggio, soprattutto
quando il segnale dingresso non subisce rapide variazioni, perch non costretto a ricominciare il
conteggio da zero.
ADC a comparatori in parallelo
Questo convertitore A/D costituito da una serie di comparatori, da un registro, da un codificatore e
da una serie di resistenze.
La tensione da convertire viene applicata a tutti gli ingressi non invertenti dei comparatori.

Gli ingressi invertenti, invece, vengono collegati ad una rete resistiva; la tensione di riferimento
Vrif, applicata ai capi della rete resistiva, viene quindi suddivisa in vari livelli di quantizzazione che
vengono applicati ai comparatori. Quando il segnale Va supera il livello di riferimento di un
determinato comparatore, questultimo porta la sua uscita a livello 1. Tutte le uscite dei comparatori
vengono applicati ad un registro, che metter in sincronia i vari segnali attraverso un clock. Questo
registro a sua volta collegato ad un codificatore, che provveder a fornire alluscita il dato digitale
nel codice voluto.
Questi convertitori hanno il pregio di avere tempi di conversione bassissimi, dellordine dei 10 ns.
Il suo maggior difetto invece rappresentato dalla complessit circuitale: un convertitore con n bit
necessita di n-1 comparatori.
ADC ad integrazione
I convertitori A/D ad integrazione si dividono in due categorie: i convertitori ad una rampa ed i
convertitori a doppia rampa.

16