ELECTRONICA DIGITAL 1- 17 DE ABRIL DE 2017
Preinforme P3: Circuitos Sncronos y Contadores
Herrera P. John S.1 , Ramirez B. Nestor D. 2 , Guzman R. Jaime A.3 ,
jsherrerap@unal.edu.co 1 ndramirezb@unal.edu.co 2 jaaguzmanro@unal.edu.co
Departamento de Ingeniera Electrica y Electronica
Universidad Nacional de Colombia
AbstractEl presente documento muestra los conceptos pre-
vios y los procedimientos para la preparacion de una correcta
ejecucion de la practica 3.
I. O BJETIVO
Entender mas afondo la logica secuencial, sus
caractersticas principales, ventajas con su respectiva
implementacion.
II. M ARCO TE ORICO
Logica secuencial
La Logica Secuencial es el metodo de ordenamiento
de acciones, razonamiento, y expresion de la
automatizacion de maquinaria, equipos y procesos.
La logica secuencial es un tipo de circuito de logica
que salida dependa no solo de la actual entrada pero
tambien de la historia de la entrada. Esto esta en
contraste con logica combinacional, del que salida es
una funcion, y solamente de, la actual entrada. Es
decir la logica secuencial tiene almacenaje (memoria)
mientras que la logica combinacional no. En los
Circuitos Secuenciales las salidas dependen de la
conducta anterior del circuito, as como de los valores
presentes en las entradas[1].
Circuito sncrono
En los circuitos combinacionales la salida en un de-
terminado momento depende u nicamente de los val-
ores de las senales de entrada en el mismo instante.
Sin embargo, en el mundo real la mayor parte de
los sistemas con los que nos enfrentamos tienen una
dimension adicional: el funcionamiento de los mismos
depende no u nicamente de sus entradas actuales, sino
tambien de la historia por la que han pasado. As,
los circuitos secuenciales surgen para solucionar las
limitaciones intrnsecas de los combinacionales. Los
circuitos secuenciales son sistemas que, ademas de
entradas y salidas, tambien tienen estados que recuerdan
la historia pasada por el circuito. Utilizan la informacion
del estado conjuntamente con una combinacion logica
de sus entradas de datos para determinar el futuro
Universidad Nacional de Colombia -Sede Bogota- Facultad de Ingeniera,
Departamento de Ingeniera Electrica y Electronica- Electronica digital 1
1
3
estado del sistema y sus salidas. Por tanto, una de sus
caractersticas es que las mismas entradas en estados
diferentes dan lugar a salidas distintas, ya que estas
dependen tambien del estado [2].
Figure 1: Composicion de un circuito sncrono
El bloque Estado esta formado por biestables, todos
ellos sincronizados con la misma senal de reloj.
Flip flop
Un biestable (flip-flop en ingles), es un multivibrador
capaz de permanecer en uno de dos estados posibles
durante un tiempo indefinido en ausencia de
perturbaciones. Esta caracterstica es ampliamente
utilizada en electronica digital para memorizar
informacion. El paso de un estado a otro se realiza
variando sus entradas. Dependiendo del tipo de dichas
entradas los biestables se dividen en:
-Asncronos: solamente tienen entradas de control. El
mas empleado es el biestable RS.
-Sncronos: ademas de las entradas de control posee una
entrada de sincronismo o de reloj.
Si las entradas de control dependen de la de sincronismo
se denominan sncronas y en caso contrario asncronas.
Por lo general, las entradas de control asncronas
prevalecen sobre las sncronas.
La entrada de sincronismo puede ser activada por nivel
(alto o bajo) o por flanco (de subida o de bajada). Dentro
de los biestables sncronos activados por nivel estan los
tipos RS y D, y dentro de los activos por flancos los
tipos JK, T y D.
Los biestables sncronos activos por flanco (flip-flop)
se crearon para eliminar las deficiencias de los latches
(biestables asncronos o sincronizados por nivel)[3].

ELECTRONICA DIGITAL 1- 17 DE ABRIL DE 2017 2

III. P REGUNTAS Se muestra un numero a la vez y se va cambiando a una

1. Que es un divisor de frecuencia y como se construye? alta frecuencia ara que parezca que se muestran todos a
Se dice divisor de frecuencia un circuito que recibe la vista humana.
en entrada una senal de una frecuencia determinada f 4. Que frecuencias de actualizacion se utilizan para que el
y da una senal de salida de frecuencia f /n donde n ojo humano no perciba la multiplexacion? Las frecuencias
es un numero entero. La necesidad de un divisor de minimas requeridas para la la actualizacion es de 60Hz.
frecuencia, ya que tiene tanto con una y la misma senal
de clock debe conducir circuitos en diferentes frecuencias, R EFERENCES
y porque es mas facil para estabilizar por medio de un
[1] L OGICA SECUENCIAL Available on:
circuito en el cuarzo un circuito dado a una tasa superior https://sites.google.com/site/electronicadigitaluvfime/4-logica-
secuencial -Abril 2017.
y luego obtener una frecuencia mas baja, que tambien [2] C IRCUITOS SECUENCIALES SI NCRONOS Y ASI NCRONOS Available
se estabilizado, aunque no es un cristal de cuarzo a la on: https://es.slideshare.net/alexaramirez7549/circuitos-secuenciales-
frecuencia deseada. sincronos-y-asincronos -Abril 2017.
[3] B IESTABLE Available on: https://es.wikipedia.org/wiki/Biestable -Abril
Conectando en cascada multiples flip flops de tipo T se 2017.
puede obtener divisores de frecuencia multiplos de 2 de [4] D IVISORES DE FRECUENCIA Available on:
acuerdo con la siguiente formula: https://scuolaelettrica.it/escuelaelectrica/elettronica/differe6.php
-Abril 2017.
[5] D IVISOR DE FRECUENCIA Available on:http://es.edaboard.com/topic-
f n = f /2n 1696772.0.html -Abril 2017.

donde n es un numero entero[4].

2. Como se describe un divisor de frecuencia en Verilog?
A continuacion se describe un divisor de frecuencia de
50MHz a 1Hz. Las funciones usadas son always, if y
else [5].
module divisor_de_frecuecia(clk,clk_out);
input clk;
output reg clk_out;
reg rst;
reg [25:0] counter;

initial
rst=0;

always @(posedge clk or negedge rst)

begin
if(!rst)
begin
rst<=1;
counter<=26d0;
clk_out <= 1b0;
end
else
if(counter==26d49_999_999) //va convertir un clk de 100mhz a 1hz
begin
counter<=26d0;
clk_out <= clk_out;
end
else
begin
counter<=counter+1;
end
end

endmodule
3. Como se realiza la multiplexacion para la visualizacion
en multiples displays de 7 segmentos?