Circuite logice integrate

1
 una din primele tipuri de circuite integrate mai larg utilizate, datorit
facilitii de utilizare i a puterii disipate reduse.
n prezent aceste circuite au fost nlocuite n mare parte de familia de
circuite integrate TTL mai performant.
Familia de circuite integrate DTL a aprut dup familia RTL, fa de care
prezint o serie de avantaje printre care se amintesc: creterea factorului de
ncrcare la ieire i mbuntirea marginii de zgomot, dar prezint
dezavantajul unei vitezei de lucru mai mici.
n prima etap a apariiei circuitelor DTL, acestea au cunoscut o larg
rspndire.
n prezent sunt utilizate n sistemele numerice industriale, care impun o
imunitate ridicat la perturbaii i nu necesit viteze mari de lucru.

2
 Toate circuitele logice integrate cu tranzistoare bipolare se
construiesc cu diode i tranzistor npn cu siliciu.
Pentru descrierea funcionrii circuitului se admit cderi tipice
de tensiune de 0,75 v la bornele diodelor i a jonciunilor
emitor-baz conductoare i o tensiune de prag de0,65 v.
Se consider c poarta DTL este comandat de un modul
simetric ceea ce va determina ca nivelurile de tensiune s aib
urmtoarele valori pentru intrri i ieiri:
VL=VCES=0,2v
VH =VCC=5v

3
 VCC=5V

R1 R2
2 K 2 K
D1
A F
D2 D4 D5
B
B T
P ID
D3 IR3
C R3
20 K
4
-VBB= -2V
 b) Dac la cel puin o intrare se aplic nivel de tensiune superior, dioda de intrare
corespunztoare devine invers polarizeaz, i deci prin ea va trece un curent invers rezidual
neglijabil, ea fiind blocat. n punctul P tensiunea va fi fixat de diodele de intrare conductoare,
VCC=5V
astfel c tensiunea din acest punct rmne aceeai ca i n cazul precedent.

R1 R2
2 K 2 K
D1
A F
D2 D4 D5
B
B T
P ID
D3 IR3
C R3
20 K
-VBB= -2V

A B C P
L L L H
L L H L
L H L L
L H H L
H L L L
H L H L
H H L L
H H H L
F=ABC
5
V0 [v]

5 0,8 1,3 1,68

4
-65
3
25
2 125
1
1 1,4 1,75

0,2 1,2 1,6 1,92 3 4 5 Vi [v]

6
7
 VCC

R1
VCC 2 K
VCC

R1 R2
R1
D1 2 K 2 K
D11 2 K
A VI
VCC
D2 P IIL1
B T R1
D4 D5 2 K
D3 R3 IIL2
C
IILN
-VBB
8
9
 VCC

R2 R1
Dint

CP

10
 VCC=5V

R1 R2
2 K 2 K
D1
A F
D2 D4 D5
B
B T
P ID
D3 IR3
C R3
20 K
11
-VBB= -2V
 VCC=5V

R1 R2
D1 5K 2,2 K
F
A
D2 D4 D5
B
B T

D3 R3
C 5 K

12
 VCC=5V

R1
1,75 K
I1=(1+ N)IB1

R1
D1 2 K R2
2 K
A
IC1= NIB1 F
D2 IS
P IC2
B D B
4 T2
D3 IC1=(1+ N)IB1
IR3
C R3
5 K

13
 VCC=5V

R1
1,75 K
I1=(1+ N)IB1

R1
D1 2 K R2
2 K
A
IC1= NIB1 F
D2 IS
P IC2
B D B
4 T2
D3 IC1=(1+ N)IB1
IR3
C R3
5 K

14
 VCC=5V

R1
1,75 K
I1=(1+ N)IB1

R1
D1 2 K R2
2 K
A
IC1= NIB1 F
D2 IS
P IC2
B D B
4 T2
D3 IC1=(1+ N)IB1
IR3
C R3
5 K

15
 VCC=5V

R1
1,75 K
I1=(1+ N)IB1

R1
D1 2 K R2
2 K
A
IC1= NIB1 F
D2 IS
P IC2
B D B
4 T2
D3 IC1=(1+ N)IB1
IR3
C R3
5 K

16
17
18
 VCC

R2
X1 =AB
VCC X1 X2 P
A
P1 AB F=X1 X2
B T1 R1
C L L L
F=(AB)(CD) X2 =CD
P2 L H L
D
CD
T2
H L L
H H H

19
 Exist situaii n practic n care sistemele numerice lucreaz n medii unde
zgomotele ajung la valori importante: n maini-unelte cu comand
numeric, n calculatoare de proces, n unitile periferice ale
calculatoarelor porile logice, cu imunitatea la zgomot de pn la 1v nu
sunt utilizate deoarece pot apare comutri eronate ale circuitelor datorate
semnalelor perturbatoare care pot avea valori importante, chiar de ordinul
volilor.
apar pe lng zgomote generate n interiorul sistemului numeric i
perturbaii induse prin cuplaje inductive sau capacitive, de ctre cmpurile
electromagnetice ale instalaiilor i mainilor electrice.
Pentru aplicaii de acest gen au fost elaborate circuite logice speciale care
au marginea de zgomot mare, n jur de 4-6 v.

20
 VCC=15V

R1
3 K
Procedeul care trebuie urmat pentru corectarea
imunitii la perturbaii a circuitelor logice R1
rezult din modul de calculare a acestui D1 12 K R2
parametru, pe baza caracteristicii statice de 15 K
transfer a circuitului. A D2 F
Mrimea marginii de zgomot se poate obine P
D B
prin mrirea tensiunii de alimentare i B 4 T2
deplasarea zonei de tranziie la jumtatea acestui D3
interval C R3
5 K
Acest lucru este realizat de circuitul din fig.,
care este analog cu circuitul DTL modificat, cu [V]
excepia faptului c D4 este nlocuit cu diod VOH2min 15
2 DTL cu imunitate
ridicat
Zener de 7v ce lucreaz n regiunea de M+2
strpungere invers. 10
M-2
DTL clasic
Tensiunea de prag crete la aproximativ 7,7v i 1
lucrnd cu o tensiune de alimentare de 15v VOH1min 5
M-1
M+1
rezult o margine de zgomot ridicat de
VOL2max
aproximativ 7v.
VOL1max [V]
5 10 15
VIL1max VIL2max VIL2min 21
VIH1min
 Funcionarea circuitului din fig. este similar cu a porii DTL modificate.
Dac la cel puin o intrare se aplic nivelul de tensiune inferior (VL=0,4)
atunci n punctul P va fi fixat un potenial:

VCC=15V

R1
3 K

R1
D1 12 K R2
15 K

A D2 F
P
D B
B 4 T2
D3
C R3
5 K

22
23
 Dezavantajul principal al familiei Vcc
(+5V)
DTL s-a dovedit timpul de R1 R2 R4
4K 1,6K 130
propagare prea mare, care nu poate
fi redus dect cu preul mririi T4

nejustificate a puterii disipate, sau A T1

T2

B F
n detrimentul factorului de T3
ncrcare la ieire (parametrii care R3

oricum prezint valori limit 1K

inferioare).
Familia TTL a fost dezvoltat
pornindu-se de la schema
electronic a circuitelor DTL cu
tranzistor de comand

24
Principalele modificri care s-au fcut sunt:
nlocuirea diodelor de intrare cu jonciunile emitor-baz ale unor tranzistoare (jonciunea
colector-baz jucnd rolul unei diode de deplasare din cadrul porilor DTL).
s-a continuat prin nlocuirea acestor tranzistoare cu un tranzistor multiemitor ce
ndeplinete aceea si funcie logic, avnd i avantajul unei dispersii mult mai mici a
parametrilor jonciunilor baz-emitor, respectiv baz-colector.
introducerea la ieire a unui nou tranzistor ce funcioneaz n contratimp cu tranzistorul
de ieire (ieirea TOTEN-POOLE) care are avantajul c prezint impedan mare cnd
tranzistorul de ieire conduce (fiind blocat) i impedan mic atunci cnd este blocat
tranzistorul de ieire (acesta aflndu-se n conducie) i deci micornd mult curentul
consumat cnd este saturat tranzistorul de ieire, deci micornd i puterea disipat.
introducerea unei diode n serie cu emiterul noului tranzistor - nu permite scurtcircuitarea
intrrii prin cele dou tranzistoare (etajul n contratimp necesit i o deplasare de nivel a
tensiunii n emiterul tranzistorului sau n baz (pentru a nu permite ca cele dou
tranzistoare s conduc simultan cnd ieirea este pe nivel 1 logic 1L).

25
Familia TTL este compus din mai multe serii, fiecare serie avnd un parametru
optimizat.
Seria standard are toi parametrii obinui ca rezultat al unui compromis fcut ntre
principalele cerine. Seria circuitelor integrate TTL se caracterizeaz prin vitez
relativ mare, imunitate ridicat la zgomot, consum relativ sczut.
seria standard TTL: ofer o bun combinaie de vitez i putere disipat (timp de
ntrziere pe operator: 10ns, disipare de putere pe operator: 10mW).
seria rapid (H): este caracterizat prin vitez mai mare (timp de ntrziere pe
operator: 6ns) asigurat prin configuraia Darlington la ieire, dar consum de putere
mai sporit (consum pe operator: 22mW).
seria de putere redus (L): are consumul foarte mic (consum pe operator: 1mW) dar
timp de ntrziere mare (33ns).
seria Schottky (S): are vitez foarte mare (timp de ntrziere: 3ns) dar puterea
consumat este relativ mare (consum de putere pe operator: 19mW).
seria LS: are vitez comparabil cu seria standard (9,5ns) dar consumul de putere
mult mai mic (consum de putere pe operator: 2mW).

26
Vcc
(+5V)
R1 R2 R4
4K 1,6K 130
VB4
VB1 4,9V
0,95V T4
VB2
0,2V T2
T1 0,4V D
VF
3,2V VB3
0V
3,2V
T3
R3
1K

27
Vcc
(+5V)
R1 R2 R4
4K 1,6K 130
VB4
VB1 4,9V
0,95V T4
VB2
0,2V T2
T1 0,4V D
VF
3,2V VB3
0V
3,2V
T3
R3
1K
28
Vcc
(+5V)
R1 R2 R4
4K 1,6K 130
VB4
VB1 0,95V T
2,25V 4
VB2
3,2V T
T1 1,5V 2 D
3,2V
VF
VB3
0,75V 0,2V
T3
R3
1K

29
Vcc
(+5V)
R1 R2 R4
4K 1,6K 130
VB4
VB1 0,95V T
2,25V 4
VB2
3,2V T
T1 1,5V 2 D
3,2V
VF
VB3
0,75V 0,2
T3
R3
1K

30
VA VB VB1 VB2 VB3 VB4 VF A B F
0,2 0,2 0,9 0,4 0 4,9 3,4 L L H
5
0,2 3,4 0,9 0,4 0 4,9 3,4 L H H
5
3,4 0,2 0,9 0,4 0 4,9 3,4 H L H
5
3,4 3,4 2,2 1,5 0,7 0,9 0,2 H H L
5 5 5

31
32
 Marginea de zgomot este definit ca diferena ntre limitele de tensiune
garantat pentru strile logice ale unei pori care comand i tensiunea
necesar unui dispozitiv comandat.

Vo
VI
Zgomot

Vo[V] VI[V]
VCC=5V VCC=5V

VOHmin=2,4V
VIHmin=2,0V
VILmax=0,8V
VOLmax=0,4V

33
34
 Factorul de ncrcare la ieire, dat n foile de catalog individuale ale
firmelor productoare a fost normalizat pentru a reflecta capacitatea
circuitelor de a furniza un curent pozitiv sau negativ (sensuri
convenionale) la un numr (N) de sarcini selectate.
Sarcina unitar selectat const dintr-un circuit din aceeai serie reprezentat
n cazul cel mai defavorabil.
Sarcina unitar sau factorul de intrare este definit att pentru nivel logic 1
la intrare, ct i pentru nivelul logic 0 la intrare. Pentru poarta
fundamental TTL sarcina unitar prezint valorile:

35
 Se consider convenional semnul pozitiv pentru curentul absorbit de
circuitul integrat i semnul negativ pentru curentul ce este generat de ctre
circuitul integrat, att pentru curentul de intrare ct i pentru curentul de
ieire.
Valorile curenilor de intrare trebuiesc considerate ca i valori maxime, iar
valorile curenilor de ieire sunt date ca valori minime.

36
 Puterea disipat n regim static depinde de curentul absorbit de
circuitul logic de la sursa de alimentare atunci cnd la ieire
este 1 logic (ICCH), respectiv cnd la ieire este 0 logic (ICCL).

Consumul unei pori se definete la un factor de umplere al

semnalului de intrare de 50% i la o frecven suficient de
mic pentru ca efectul de cretere al consumului datorat
ncrcrii i descrcrii capacitii parazite de sarcin s fie
neglijabil.

37
In regim static

38
In regim dinamic:

39
Analiznd situaia zgomotelor parazite pe linia de mas i de alimentare, se desprind
cteva msuri care trebuiesc respectate riguros de ctre utilizatorii de circuite logice
integrate TTL:
realizarea unor cablaje imprimate dublu strat (sau multistrat) care s conin pe o
fa masa
n cazul unei plci imprimate simplu strat este obligatorie o reea de mas ct mai
deas i ct mai lat 0,5 cm chiar dac limea variaz.
se recomand realizarea cablajului de mas n stea
tensiunea de alimentare VCC trebuie s fie decuplat cu o capacitate de nalt
frecven (tantal; ceramic) pentru fiecare 2-4 capsule TTL n funcie de curentul
consumat i o capacitate de decuplare pentru fiecare circuit TTL de tip secvenial
(numrtoare, bistabile, registre) de 10 nf.
decuplarea tensiunii de alimentare pentru o plac de cablaj imprimat cu o capacitate
de 10-50 F n funcie de curentul consumat
nu se recomand, ntre dou capsule, fire de conexiune la bornele de alimentare mai
lungi de 12,5 cm.

40
 Este determinat de timpul de ncrcare i descrcare a capacitii parazite
de la ieirea porii plus timpul de comutare a tranzistoarelor porii dintr-o
stare n cealalt stare.

Unde:
tdes i tinc timpii de descrcare, respectiv de ncrcare a capacitii parazite i
tcHL i TcLH timpii de comutare ai tranzistoarelor, atunci cnd la ieirea circuitului se
produce tranziia de la 1 logic la 0 logic , respectiv de la 0 logic la 1 logic

41
Conectarea intrrilor neutilizate
Nu se recomand ca intrrile neutilizate s fie lsate libere pentru c pot
colecta tensiuni de zgomot i s duc la tranziii nedorite. n plus, intrrile
lsate n gol adaug capaciti parazite a cror ncrcare produce ntrzieri
la intrare i ca urmare o cretere a lui tpHL.
Posibilitile de conectare sunt:
1. direct la tensiunea de alimentare dac este garantat sub 5,5v.
2. la tensiunea de alimentare printr-o rezisten de 1k.
3. la o intrare utilizat a acelai pori dac factorul de ncrcare permite.
4. la ieirea unei pori I-NU neutilizat cu intrrile conectate la mas.
n cazul conectrii la o surs pozitiv de alimentare suplimentar, tensiunea
de zgomot se reduce i totodat are loc o cretere a vitezei de lucru, dar
poate apare pericolul distrugerii circuitului n cazul apariiei unor
supracreteri ale tensiunii pe bara de alimentare.

42
Deprecierea marginii de zgomot

43
44
45
 VCC
VA VB VB1 VB5 VB6 VC5 VB2 VB3 VB4 VD VF
R1 R5 R2 R4
L L 0,95 0,4 0 2,25 1,5 0,75 0,95 0,2 L 4K 2K 1,6K 130
L H 0,95 0,4 0 2,25 1,5 0,75 0,95 0,2 L VC5
D1 VB4
T4
VB1
H L 0,95 0,4 0 2,25 1,5 0,75 0,95 0,2 L VB2
VB5 T2 D
H H 2,25 1,5 0,75 0,95 0,2 0 4,9 3,4 H A
T1
T5

V0
B T6 VB3
T3
R6 R3
500 1K 46
47
48
49
VA VB VB1 VB1 VB5 VB5 VB6 VC5 VB2 VB3 VB4 V0 VF
L L 0,95 0,95 0,4 0,4 0 2,25 1,5 0,75 0,95 0,2 H
L H 0,95 2,25 0,4 1,5 0,75 0,95 0,2 0 4,7 3,2 L
H L 2,25 0,95 1,5 0,4 0,75 0,95 0,2 0 4,7 3,2 L
H H 2,25 2,25 1,5 1,5 0,75 0,95 0,2 0 4,7 3,2 L

50
 VCC

R1 R2 R1 R4
4K 1,6K 4K 130

T4
A
C D
B T1 T1 D
T2 T2
VO
T3
R3
1K

51
 VCC

R1 R2 R1 R4
4K 1,6K 4K 130

X T4
A
C
B
T1 T1 D D
T2 T2 F
X T3
R3
1K

52
53
 VCC

R1 R2 RCext
4K 1,6K

A T2
T1
Y A B
B
T3
R3
1K

54
 VCC

R1 R2 RCext
4K 1,6K

A T2
T1
Y A B
B
T3
R3
1K

VCC
IRC
IOH RC IIH
VIL
IOH IIH
VIL
IOH IIH
VIL

n pori TTL cu N pori TTL

colector n gol comandate

55
 VCC

R1 R2 RCext
4K 1,6K

A T2
T1
Y A B
B
T3
R3
1K

Vcc
RC
IOL
IIL
VIH

VIL

VIL
IIL
IOH
n pori TTL cu N pori TTL
n funcie de tipul aplicaiei: cu timpi de propagare redui colector n gol comandate

sau cu putere disipat mai mic.

56
57
58
 Circuitele logice ale familiei TTL se caracterizeaz printr-o valoare
ridicat a factorului de ncrcare la ieire, suficient pentru majoritatea
aplicaiilor. n practic apar totui situaii cnd un circuit trebuie s
comande mai mult de 10 alte pori (comanda de tact a tuturor rangurilor
unui registru).
n cazul cnd schemele logice necesit existena unor circuite cu factorul
de ncrcare la ieire mai mare dect 10, se recomand folosirea unor
pori speciale, numite de putere sau de comand.
n cazul familiei de circuite integrate TTL exist dou tipuri de circuite
de comand:
1. fr funcie logic de inversare (CDB407E) i
2. cu funcie logic de inversare (CDB 406E)
Rolul acestor circuite este similar cu al unor amplificatoare de putere.
Ambele circuite conin un tranzistor T1 la intrare i un etaj de comand
(T2) cu acelai funcii ca la poarta fundamental.

59
 VCC=5V VA=30V

R5
Ieirea se realizeaz printr-un tranzistor T4
R1
6K 1,4K RC
D R7

cu colector n gol, comandat de un circuit A

1,6K
YA
R6
suplimentar format din T3 i rezistena sa de T1 T2 2K
T5

colector, ce asigur n baza lui T4 un curent R3

T4

de comand relativ mare;

100
T3 Poart din circuitul
cnd T4 este saturat poate absorbi de la ieire un R4
1K
inversor
curent mare de ordinul a 40mA. CDB 406E
VD=30V
Pentru circuitul din fig. se mai introduce un VCC=5V

tranzistor suplimentar T5 cu rolul de a R1

64
R2
3,4K
R5
1,6K RC

obine la ieire funcia logic de la intrare, Y=A

A
inversat. T1
T2 T4

R3 T3
100

R4
1K
Poart din circuitul
CDB 407E 60
 Cele dou circuite, suport la ieire, atunci cnd tranzistoarele T4 (respectiv
T5) sunt blocate o tensiune maxim de 30v.
Parametrii circuitelor de putere sunt apropiai de parametrii porilor TTL
cu colector n gol:

VCC=5V VA=30V
VCC=5V VD=30V
R1 R5
1,4K RC
6K R1 R2 R5
D R7 RC
64 3,4K 1,6K
1,6K
A R6 YA Y=A
T2 2K A
T1 T5 T2
T1 T4

T4
R3 R3 T3
100 100

T3 Poart din circuitul R4

1K
R4
inversor Poart din circuitul
1K
CDB 406E CDB 407E 61
 Este o variant a seriei TTL care are timpi de propagare mai VCC=5V

mici dar puteri disipate mai mari, circuitele din cadrul seriei R1 R2 R4
fiind recomandate n aplicaii ce impun o vitez de funcionare 28K 760 58

ridicat; timpul de propagare :

T5
A T2
T1 T4
B F

puterea consumat la o poart din seria rapid este de dou ori T3

mai mare dect la una din seria normal: Pd=22mw. R3 R5
470 4K
Modulele seriei rapide i modulele seriei normale sunt perfect
compatibile ntre ele din punct de vedere al nivelurilor logice
de tensiune i al tensiunii de alimentare.
Factorul de ncrcare la ieire i intrare prezint aceleai
valori pentru scheme formate numai din circuite TTL seria
rapid.
Nivelurile de tensiune sunt identice cu cele de la seria normal
caracteristica de transfer i marginea de zgomot au valori
identice cu cele prezentate la seria TTL normal.

62
 Caracteristicile de intrare i ieire vor prezenta ns valori diferite pentru
cureni dect cele ale seriei TTL normale. Astfel, curenii de intrare i ieire
prezint urmtoarele valori tipice:

n aplicaii ce impun folosirea circuitelor din ambele serii, se face

obligatoriu verificarea ncrcrii porilor prin utilizarea valorilor reale
ale curenilor de intrare i de ieire.

Seria TTL rapid, conine ca i seria TTL normal, mai multe tipuri de
pori, dar numrul de tipuri de module ale acestei serii este simitor mai
mic dect la seria normal.

63
 Pentru a prezenta principalele deosebiri ale seriei TTL rapide fa de seria
TTL normal, n Fig.se prezint schema electronic a unei pori cu dou
intrri (CDB 400H).
Toate rezistenele din componena porii au valori mai mici,
ncrcarea i descrcarea capacitilor parazite interne s se fac mai rapid,
datorit curenilor mai mari.
va crete i puterea consumat de poart.
VCC=5V

R1 R2 R4
28K 760 58

T5
A T2
T1 T4
B F

T3
R3 R5
470 4K

64
 Poarta rapid nu conine dioda de deplasare de la ieire, n VCC=5V
schimb n partea superioar a invertorului complex se folosete
R1 R2 R4
un tranzistor compus (montaj Darlington) care nu permite ca 28K 760 58

tranzistorul T4 s intre n saturaie, reducnd timpul de deblocare

al acestui tranzistor, tpLH=5,9ns fa de , valoare ce corespunde la T5
A T2
poarta normal. T1 T4
F
B
n plus, tranzistorul din montajul Darlington asigur un curent mai
mare n baza tranzistorului T4 (acest lucru fiind necesar i datorit T3

creterii curentului de colector a lui T4 datorit reducerii rezistenei R4 R3 R5

470 4K
de colector a invertorului complex). Jonciunea baz-emitor a
tranzistorului T5 joac rolul diodei de deplasare de la poarta normal.

Rezistena de colector a invertorului complex este de numai R4=58, fa de 130 ct corespunde

la poarta normal. scade constanta de timp de ncrcare a capacitii parazite de la ieirea porii
(tpLH=5,9ns) .
Rezistena R1 a tranzistorului multiemitor este mai mic , astfel va crete curentul direct de baz
care comand deblocarea tranzistorului T2; , supraacionarea la deblocare a tranzistoarelor T2 i T3
este mai mare, reducndu-se astfel timpul de coborre al impulsului de la ieirea porii tpLH=6,2ns (fa
de 7ns ct corespunde la poarta normal).
65
 Se folosete pentru aplicaiile care impun o putere disipat mic, puterea disipat a
acestei serii fiind de numai 1mW.
timpii de propagare sunt mai mari: tPLH=35ns, tPHL=31ns, tpd=33ns, ce sunt
compatibili cu timpii de propagare ai porilor DTL.
n general modulele seriei normale i cele ale seriei de putere redus sunt perfect
compatibile din punct de vedere al nivelurilor logice de tensiune i al tensiunilor de
alimentare.
Caracteristica de transfer i imunitatea la perturbaii, pentru scheme formate doar
din module ale seriei de putere redus, sunt similare cu cele ale seriei normale.
Curenii de intrare i ieire prezint ns valori diferite, pentru aceleai valori ale
tensiunilor, fa de seria normal: IILmax=-0,18mA, IIHmin=10A, IOLmax=3,6mA,
IOHmin=0,2mA
n scheme care conin module din ambele serii este necesar o verificare a
condiiilor de ncrcare prin utilizarea valorilor reale ale curenilor.
Factorul de ncrcare la ieire pentru scheme formate doar din module ale seriei de
putere redus (L) este 20, pentru ambele niveluri logice de la ieirea circuitului.

66
 Reducerea puterii consumate se face prin mrirea tuturor rezistenelor
circuitului, structura schemei fiind identic cu cea a seriei standard.
Seria de putere redus nu conine o gam de module att de variat ca i
seria normal. Principiul de realizare i funcionare al diverselor pori este
similar cu cel al modulelor TTL din seria normal, renunndu-se astfel la
reluarea descrierilor acestora.
Vcc
(+5V)
R1 R2 R4
40K 20K 500

T4

A T2
T1 F
B
T3
R3
12K

67
 n seria rapid (H) tranzistoarele T1, T2, T3 sunt saturate pentru 0 logic la ieire;
saturarea trz. determin stocarea unui numr important de purttori minoritari n
regiunea baz-colector cnd trz. comut, exist un timp de ntrziere, pn cnd
sarcina stocat n baz s dispar, nainte ca tranziia real s aib loc. un timp
de comutare mai mare dect dac tranzistoarele nu s-ar satura.

1. Pt. aplicaiile de viteza, sub limita de 6ns a timpului de prop. circuite logice cu
cuplaje n emitor. Funcioneaz cu trz. nesaturate, au timpi de propagare de
ordinul ns, sunt cele mai rapide circuite logice fabricate n serie pn n prezent.
Dezavantaje: putere disipat consumat mai mare dect a celor din celelalte
familii.

2. Pentru evitarea saturaiei tranzistoarelor s-a folosit metoda de evitare a saturaiei

prin reacie negativ neliniar, folosindu-se n acest sens diode de evitare a
saturaiei diodele s prezinte valori foarte reduse ale timpilor de stocare dioda
Schottky format dintr-o jonciune metal-semiconductor (aluminiu-siliciu) ce
prezint un timp de stocare practic nul.

68
 Cderea de tensiune direct pe diod este de 0,5v iar tensiunea de
prag este 0,35v (fa de 0,75v respectiv 0,65 la diodele cu siliciu).
permite o evitare sigur a saturaiei cu ajutorul unei singure
diode Schottky.
Trz. prevzut cu diode Schottky (pentru evitarea saturaiei) n
jonciunea baz-emitor (n paralel) se numesc tranzistoare Schottky
Din punct de vedere tehnologic un tranzistor Schottky se realizeaz
relativ simplu. La un tranzistor obinuit se plaseaz o diod
Schottky n paralel cu jonciunea baz-colector, prin extinderea
contactului de aluminiu al bazei peste regiunea de tip n a
colectorului.
Realizarea unui tranzistor Schottky se face fr un cost
suplimentar, dar cu reducerea de la 10ns (circuitele TTL standard)
sau 6ns (circuitele TTL seria rapid) la aproximativ 3ns a timpilor
de comutare ai tranzistoarelor, respectiv a timpilor de propagare a
porilor TTL din seria cu diode Schottky.

69
 Pentru o tensiune de deblocare a tranzistorului de valoare aproximativ
0,6v, dioda nu conduce (iniial tranzistorul a fost blocat i deci VCE este
relativ mare).
Cnd tranzistorul intr in zona activ (VBE=0,7v), tinde s scade VCE, dar
atta timp ct diferena VB-VC<0,35v dioda va fi blocat. Dac trz. tinde s
se satureze (VBE=0,75v, VCE=0,4v), se deblocheaz dioda i va prelua un
curent de conducie din baz cu att mai mare ct VCE este mai aproape de
(0,2v=VCES); astfel c scade curentul de baz al tranzistorului iar curentul
de colector va tinde s creasc. n acest caz, nu se va mai putea satisface
condiia de saturaie ( * IB IC) i prin urmare, tranzistorul nu intr n
saturaie.
Poarta fundamental a seriei TTL cu diod Schottky este asemntoare ca i
structur cu poarta fundamental TTL din seria rapid:

70
 Principalele caracteristici ale seriei TTL cu diode Schottky sunt:
timpul de propagare tipic: tpd=3ns,
Puterea medie disipat pe poart: Pd=1,9mw
Frecvena maxim de lucru aplicat pe intrarea de tact a unui bistabil de tip JK:
Fmax=125MHz.
compatibilitatea perfect a nivelurilor tensiune de intrare i ieire asigur
posibilitatea de lucru n sistemele numerice cu celelalte serii ale familiei de
circuite logice TTL.
Prezena diodelor Schottky de limitare la intrri asigur elminarea efectelor
reflexiilor multiple n cazul interconectrilor ntre module.
impedan mic la ieire.
factor de ncrcare la ieire mare (20) i pentru starea H, ceea ce permite
comanda unor pori cu mai multe intrri n paralel.
margine de zgomot mare ML=1v, MH=2,1v.
timpi de comutare puin sensibili la variaia temperaturii ambiante i a tensiunii
de alimentare.

71
 Conectarea intrrilor neutilizate ale porilor TTL cu diode Schottky se
recomand s se fac n felul urmtor:
la o surs de tensiune independent avnd valoarea cuprins ntre 2,7v ...
5,5v ceea ce duce la micorarea sensibilitii la zgomot i optimizarea
performanelor de comutare, datorit eliminrii efectelor cpacitilor
parazite asociate intrrilor neutilizate lsate n gol.
la o intrare utilizat (respectnd factorul de ncrcare la ieire pentru 1
logic). Fiecare intrare separat legat n paralel se prezint ca o sarcin
suplimentar pentru starea logic 1 i ca o sarcin unic pentru starea
logic 0. Aceast metod are avantajul evitrii distrugerii circuitului
datorit eventualelor supracreteri de la bara tensiunii de alimentare.
Conectarea intrrilor la printr-o rezisten de 1K.
Valorile curenilor de intrare i ieire sunt: IIL=-2mA, IIH=50A,
IOL=20mA, IOL=-1mA.

72
 Funcionarea porii este asemntoare cu a porilor TTL din celelalte VCC=5V
serii prezentate. Tranzistoarele T1, T2, T3, T4 si T5 ndeplinesc
funciuni similare cu tranzistoarele respective de la porile TTL ale R1
2,8K
R2
900
R4
50
seriei rapide. Deoarece tranzistoarele T4 i T5 sunt n montaj
Darlington, tranzistorul T4 poate s nu fie de tip Schottky ntruct el T5
nu intr n saturaie. A
T1
T2
T4

Tranzistorul T6 mpreun cu rezistenele R3 i R6 reprezint o

B
R6

rezisten neliniar ce nlocuiete rezistenele de la porile TTL serie diod

250
T3

normal, contribuind la mbuntirea formei caracteristicii de de R3

limitare 500
R5

transfer a circuitului. La poarta fundamental TTL n intervalul 3,5K

0,55vVI1,30v tranzistorul T2 conduce, avnd o amplificare mic, T6

IE6
ceea ce determin ca tensiunea de ieire s scad cu o pant relativ
mic (-1,6). n acest interval tranzistorul T3 este blocat. Curentul
prin rezistena R3 crete liniar n acest interval.
La poarta TTL cu diode Schottky prin nlocuirea rezistenei cu un
tranzistor, n intervalul 0VI1,3v tranzistorul T2 rmne blocat
deoarece nu trece un curent prin el atta timp ct tranzistorul T6 este
blocat.
Pentru VI>1,3v are loc deblocarea aproape simultan a tranzistoarelor
T1, T6 si T2 i blocarea tranzistorului T4.

73
 Seria TTL Schottky de putere redus prezint o serie de caracteristici care o
fac util n multe aplicaii, n special n sistemele mixte ce utilizeaz
circuite logice att TTL ct i MOS sau CMOS.
Principalele avantaje ale acestei serii sunt:
timpul de propagare mediu de 9,5ns, o putere consumat n regim static de numai 2mw.
datorit curenilor de intrare mici, o asemenea poart poate s fie comandat direct de un
circuit MOS sau CMOS.

VCC
R1 R2
8K 8K R4
200
T4
D3
D1 T5
A T2
R5
B 4K
D2 V0
T3
R3 R6
15K 3K
T6

74
 S-a renunat la tranzistorul multiemitor care R2
VCC
R1
realizeaz funcia SI, folosindu-se diode 8K 8K R4
200
Schottky, mult mai rapide. T4
D3
Dioda D3 i rezistena R5 asigur scurgerea A D1
T2
T5

R5
sarcinilor din baza tranzistorului T4 asigurnd B 4K

astfel o blocare rapid a acestuia. D2

T3
V0

R3
Paramatrii caracteristici seriei sunt: 15K
R6
3K
timpul de propagare mediu tpd=9,5ns, T6

puterea medie consumat n regim static de

Pd=2mw.
De notat c datorit curenilor de intrare mici o
asemenea poart poate fi comandat direct de un
circuit MOS sau CMOS.

75
 Unul din aspectele legate de mbuntirea parametrilor de putere i de
timp la un circuit logic const n faptul c o reducere a unui parametru duce
la creterea celuilalt parametru. Noua generaie TTL Schottky mpac cele
dou compromisuri.
Prin nbuntirea schemei electronice i a realizrii tehnologice s-a reuit
obinerea unor circuite TTL cu performane superioare: TTL-AS
(Advanced Schottky) i TTL-ASL (Advanced low-power Schottky).

Parametrii seriei TTL-AS sunt: tpd=1,5ns, Pd=20mw iar la circuitele

integrate pe scar medie se obine un timp de propagare pe poart de 1ns, i
o putere medie disipat pe poart de 12mw.
Seria TTL-ASL are: tpd=4ns, i Pd=1mw.

76
 Dezavantajul major al porii TTL const n faptul c nu admite
realizarea funciei logice cablate (cu excepia TTL cu colector
n gol, care ns prezint timpi de propagare mai mari dect cei
ai seriei normale).
Realizarea funciei logice cablate se impune n sistemele de
calculatoare, acolo unde circulaia informaiei se face prin
magistrale de informaii (BUS-uri). innd cont de importana
i de frecvena apariiei unor astfel de sisteme, au fost
concepute pori TTL destinate special pentru aceste aplicaii,
numite pori cu trei stri (TSL).
Din punct de vedere al performanelor, porile TSL sunt
asemntoare cu porile TTL din seria normal.

77
 Performanele seriei TSL sunt:
tLH=12ns. Tpd=10ns, Pd=16mw VCC
compatibilitate perfect a tensiunilor
logice de intrare i ieire cu celelalte R1 R2 R4
4K 1,6K 58
serii:
VILmax=0,8v, VIHmin=2v
VOLmax=0,4v, VOHmin=2,4v T5

marginea de zgomot tipic: A

T1
T2 T4

ML=MH=1v I VO
E D
curenii de intrare i de ieire: IILmax=- P1 T3
R3 R5
1,6mA, IIHmin=40A, IOLmax=16mA, 1K 4K
IOLmin=-5,2mA
Se observ c aceast poart are un
curent de ieire n starea 1L de 6,5 ori
mai mare dect poarta TTL din seria
normal.
factorul de ncrcare la ieire:FEL=10,
FEH=130
78
 trei regimuri de funcionare ale
invertorului complex de la ieire VCC

denumirea seriei. R1 R2 R4
58
Structura de principiu a porii 4K 1,6K

TSL este asemntoare cu cea a T5

seriei rapide (H), avnd n plus A
T1
T2 T4

inversorul P1 i dioda D ce intr I

E D
VO
P1 T3
n alctuirea unei intrri R3 R5
suplimentare, numit intrare de 1K 4K

inhibare I.

79
Rolul intrrii de inhibare este urmtorul:
1. dac I=L, se obine VE=3,2v, dioda este blocat i
deci poarta TSL funcioneaz ca orice poart TTL
furniznd la ieire nivelul de tensiune determinat de VCC
semnalul aplicat la intrarea A.
2. Pentru I=H, tranzistorul T6 al invertorului este R1 R2 R4
saturat ceea ce determin fixarea n colectorul lui a 4K 1,6K 58
unui potenial VE=0,2v. Potenialul de 0,2v din
colectorul tranzistorului T6 se aplic pe unul din
emitorii tranzistorului multiemitor T1. n acest caz T5
jonciunea baz emitor a tranzistorului T1 va fi
polarizat direct, stabilind n baza lui un potenial A
T1
T2 T4
VB1=VE+VBE(T1)=0,2v+0,75v=0,95v. Dar potenialul I VO
VB1=0,95v este insuficient pentru deblocarea E D
tranzistoarelor T2 i T3. Deoarece tranzistorul T2 este P1 T3
blocat, potenialul VC2 tinde spre un potenial ridicat, R3 R5
ceea ce determin polarizarea direct a diodei D, care 1K 4K
se deschide i fixeaz n anodul ei un potenial:
VE2=VB5=VD+VE=0,75v+0,2v=0,95v. Dar potenialul
VB5=0,95 este insuficient pentru deblocarea
tranzistoarelor T5 i T4, ale cror jonciuni baz
emitor sunt nseriate.

80
Aceasta este starea specific porii TSL: ambele

tranzistoare ale etajului de ieire n contratimp (T3 i

T4) sunt blocate, deci tensiunea de ieire nu este
precis determinat. Funcie de sarcina conectat la
ieire, poarta TSL aflat cu ieirea n stare
nedeterminat poate furniza sau absorbi cureni
reziduali IOZH=40A, IOL=-40A..
cele trei regimuri de funcionare ale porii TSL
sunt:
0 logic la ieire (T3 conduce, T4 blocat)
1 logic la ieire (T3 blocat, T4 conduce)
stare de impedan ridicat la ieire (T3 i T4 blocai)

81
 TSL-cu semnal de comand pozitiv.

I A I F
0 1 0
A 74126 A 1 1 1
0 0 imped.
1 0 ridicat

TSL-cu semnal de comand negativ.

I A I F
0 0 0
A 74125 A 1 0 1
0 1 imped.
1 1 ridicat

82
 n catalog se mai dau i timpii de stabilire a strii de impedan
ridicat: tLZ=25ns, tHZ=9ns, si timpii de suprimare ai strii de
impedan ridicat: tZL=17ns, tZH=17ns

1,5V 1,5V
A Intrare

Intrare de
1,5V 1,5V 1,5V 1,5V
I inhibare

Ieire
Y 1,5V
1,5V 2,8V
1,5V
0,6V 0,6V 1,5V
tpHL tZL tHZ
tLZ tpLH tZH

83
 Citirea datelor din registrele este autorizat de semnalele a1, a2,a3 care
deschid porile conectate la ieirile bistabilelor din registre.
nscrierea datelor n registrele este autorizat de semnalele i1, i2, i3.
La un moment dat este activ un singur semnal a i un singur semnal i. n
acest caz informaia este predat pe liniile de informaii de un singur
registru i este preluat de un singur registru .

i1 R1 i2 R2 i3 R3

mgistrala
de
informaie

a1 A1 a2 A2 a3 A3 84
 5,2mA
H 40A
considernd un numr de registre care predau
1
L D 1
informaia pe magistral i registre n care se nscriu
16mA
0 1,6mA
a1=L T 0
datele i1

La un moment dat este activ o singur poart TSL,

IOZH=40A
1 40A
toate celelalte fiind inhibate. 40A
D 1
Dac poarta activ TSL are la ieire nivel logic 1, 0
a2=H 1,6mA
0
nseamn c toate celelalte pori TSL mpreun cu i2

cele pori TTL vor absorbi un curent de 40A, deci:

40A
1 40A
D 1
40A
0
an=H 1,6mA
i3 T 0
Dac poarta activ TSL are la ieire nivel logic 0,
(TSL) curenilor
(n-1 ) I OZH(TSL) N I IHvaminfi: n pori TSL N pori TTL
nseamn
I OHc
minsuma pe magistral (TTL)

De exemplu, dac IOHmin(TSL)=5,2mA,

Cunoscnd valorile curenilor din ultimele dou
ecuaii, se poate determina numrul de pori TSL IOZH=40A, IOZL=40A , IIHmin= 40A,
legate Icu (TSL) comun,
ieirea (n-1) I OZL(TSL) N I ILde
i numrul maxpori
(TTL) TTL
OL max
IOLmax(TSL)=16mA, din ultimele dou
comandate . ecuaii rezult: N=6, n=125 .
Dac se doresc alte valori pentru n i N
se poate impune valoarea uneia dintre
ele i se determin cealalt valoare. De
exemplu, pentru N=8 rezult n=80.85
86
 Familia de circuite TTL conine o gam de circuite numite de
interfa folosite la
transmiterea semnalelor pe liniile lungi,
circuite de foarte mare putere pentru comanda releelor, a
indicatorilor luminoase,
circuite folosite n aplicaii speciale.
Cele mai des folosite circuite de interfa:
1. emitoarele i receptoarele de linii i
2. circuitele de foarte mare putere.
Emitoarele i receptoarele de linii se folosesc pentru
transmiterea la distane mari (mii metri) a semnalelor logice
compatibile cu semnalele TTL, cu viteze mari.

87
Caracteristicile principale pe care trebuie s le ndeplineasc astfel de circuite sunt:
1. emitoare au intrrile compatibile cu nivelele logice TTL
curent de comand la ieire mare (612mA) ieirea s prezinte impedan ridicat
plaja tensiunilor de ieire-intrare: 3v, 10v
selecia circuitului printr-o comand de inhibare
2. Receptoarele, sunt realizate astfel nct s detecteze semnalele de intrare chiar i n prezena
zgomotelor induse pe linii (dac acestea sunt identice pe cele dou linii bifilare), i la o variaie a
temperaturii de lucru i a tensiunii de alimentare n cazul cel mai defavorabil.
rezisten de intrare ridicat
sensibilitate ridicat la intrare
gama tensiunilor la intrarea diferenial de: 3v n cazul folosirii directe a intrrii i de 15v n
cazul folosirii atenuatoarelor la intrare.
selecia circuitului s se fac printr-un semnal de eantionare
ieirea compatibil cu nivelele logice TTL sau DTL
imunitate ridicat la zgomote
3. linii de transmisie
cabluri bifilare rsucite (linii echilibrate) terminate de obicei pe o rezisten avnd valoarea egal
cu impedana caracteristic a liniei 50-500.
cabluri coaxiale.
Se folosesc urmtoarele trei regimuri de lucru pentru emitoare i receptoare de linii:

88
 Emitoarele i receptoarele de linii sunt realizate pentru funcionare pe linii echilibrate
i adaptate la capt, la transmiterea unor date la viteze de lucru mari.
emitorul de linii se realizeaz cu ajutorul unor circuite cu ieiri logice complementare.
n funcie de starea nivelului logic la cele dou ieiri ale emitorului, curentul poate
circula pe una din linii, ceea ce determin o cdere de tensiune pe linia respectiv, pus
n eviden de circuitul receptor prevzut cu o intrare diferenial.
Sistemul de lucru cu dou linii bifilare determin apariia zgomotelor induse att pe un
fir, ct i pe cellalt, astfel c diferena de potenial, la un moment dat, ntre dou linii
va fi tot timpul aceeai.
Legarea la masa comun a emitorului i receptorului nu face parte din circuitul de
transport a semnalelor,.
ntrzierea tipic pe un sistem de recepie este aproximativ (30+0.4L) nanosecunde,
unde L este diferena n metrii dintre receptor i emitor.
Cnd printr-o linie curge curent (la transmisia datelor) se zice c linia respectiv se
dezechilibreaz, astfel c diferena de tensiune ntre cele dou intrri difereniale este:

unde este curentul deVieire

1 al emitorului. Circuitele receptoare pot detecta o diferen
I O ( on) de
RT pn la 35mv. Dac impedana caracteristic a
de potenial ntre cele dou 2intrri
DIF

liniei de transmitere are valori cuprinse ntre 50500 , datele pot fi recepionate la mii
de metrii

89
 Sistemul de transmisie pe magistrale (BUS) asigur maxim de
performan/pre.

S1 S2
Strobare
+
Receptor -

Y
... RT
RT
Z

RT RT
...
A
B
C
D Emitor

90
 Performanele sunt mai modeste, sistemul este sensibil la
zgomot i deci se folosete pe distane foarte scurte (de
ordinul metrilor), n locuri ce nu sunt afectate de zgomote.
Una din ieirile emitorului este legat direct la una din
intrrile receptorului (Vref). Tensiunea de referin a
receptorului poate fi cuprins n gama (3v), alegndu-se o
valoare optim pentru a asigura funcionarea sistemului n
cazul cel mai defavorabil la zgomote.
n cazul sistemului de transmisie pe fir unic se poate utiliza o
singur ieire a emitorului, cealalt ieire legndu-se
obligatoriu la mas.
Pentru atenuarea zgomotelor induse pe fir, se recomand
utilizarea cablurilor coaxiale.

91
 Pentru toate cele trei sisteme de transmisie se fac urmtoarele recomandri:
ieirile neutilizate sau ieirile emitoarelor neutilizate trebuie puse la
mas, sau inhibate emitoarele respective pentru evitarea unui consum
de putere suplimentar.
una din intrrile neutilizate ale receptoarelor trebuie s fie fixat la un
potenial cuprins ntre 3v , de preferin la mas, pentru a evita
transmiterea unor zgomote perturbatoare pe la intrarea receptorului
respectiv.

Y
R Vref
(3V)
A
B S1 S 2
VO=IOR
C
D
92
 Sunt circuite prevzute cu dou ieiri cu rol de generatoare
de curent constant. Curentul constant de ieire al
emitorului este comutat pe una din cele dou ieiri
funcie de nivelul logic de la intrare.
Curentul de ieire poate fi blocat (inhibat) prin aplicarea
nivelului logic corespunztor la una din cele dou intrri
de inhibare. n acest caz prin cele dou linii circul un Intrri Intrri de Ieire
curent de ieire rezidual IO(off)=10A
modul de funcionare al emitorului:
inhibare
Prin nivel X se marcheaz fie nivelul logic L, fie cel H.
La ieire prin nivel H se nelege starea blocat a A B C D Y Z
emitorului, iar prin nivel L se nelege starea
conductoare a emitorului cnd pe linia respectiv se X X L X H H
genereaz un curent de aproximativ IO(on)=3,5mA.
Emitorul prezint la ieire un circuit cu colector n gol.
Cele dou rezistene de colector se calculeaz de utilizator
X X X L H H
(avnd posibilitatea de a le conecta la tensiuni de
alimentare n gama 010v ). L X H H L H
Tipuri de emitoare de linie: SF.C 5109E;
SF.C 5110E. X L H H L H

H H H H H L

93
 Receptoarele de linie (SF.C 5107AE, SF.C 5108AE) sunt circuite avnd
tensiunile de ieire comparabile cu circuitele logice TTL, avnd la ieire
un invertor complex (SF.C 5107AE) sau prezint
o ieire compatibil cu circuitele TTL cu colector n gol (SF.C5108AE), ceea ce
permite realizarea funciei I cablate la ieirea receptoarelor .
Tensiunile la intrrile difereniale sunt cuprinse n gama 3v .
Pentru cazul cnd nivelul de tensiune este prea mare se poate conecta un
atenuator rezistiv
R1

+
- Y R2
Z 2 R1 2 R2
R2
S1 S2 R1
strobare
Conectarea unui atenuator la intrarea
94
receptorului de linie
 Prin tensiune de intrare diferenial se
nelege diferena de potenial ntre cele Intrri Intrri de Ieire
dou intrri.
difereniale strobare
n tabel prin semnal X se nelege A-B S1 S2 Y
nivelul logic L sau H. VID25mv X X H
-25mv X L H
La intrare se consider c se aplic VID25mv
nivel de tensiune H cnd:
VIDH=0,0255v, i nivelul de tensiune L L X H
cnd: VIDL=-50,025v H H nedeterm
inat
Nivelele logice la intrrile de strobare
sunt: VISH=25,5v i VISL=00,8v. VID25mv X L H
L X H
Timpul de propagare este: tpd=18ns, H H L
iar puterea disipat este: Pd=45nw.

95
 Pentru conectarea serie ntre dou echipamente de emisie recepie a
semnalelor numerice sunt cunoscute sistemele normalizate RS-232C i V-
24 care permit interconectarea unui echipament periferic la un sistem
numeric (calculator-imprimant, calculator-modem).

Legtura se realizeaz prin intermediul a maximum 25 de fire de legtur

din care doar o mic parte sunt utilizate pentru transmiterea propriu-zis a
semnalelor de dialog i de date, restul rmnnd neutilizate.

Numrul minim de fire de legtur este 3 i anume:

2 (emisie),
3 (recepie) i
7 (masa comun din cupla de legtur).

96
 n practic se utilizeaz interconexiunea cu 5 semnale de legtur
Din care trei fire de legtur sunt cele prezentate anterior la care se mai
adaug cererea de emisie generat de sistemul numeric.
Cnd perifericul este pregtit s emit un mesaj, acesta transmite un
semnal c datele sunt pregtite.

2 Emisie
3 Recepie
Sistem Echipa- 2 Emisie
numeric ment 3 Recepie
periferic Sistem
7 Mas comun 4 Cereri de emisie
numeric Modem
6 Datele pregtite
7 Masa comun

97
 O legtur mai complex, cu generarea unor semnale de dialog se prezint
n Fig
mas metalic
1 1
2 Emisia datelor
3
Recepia datelor
3 2
Cerere de emisie
4 8
Calculator Pregtirea emisiei
5 Terminal
Detecia emitorului
8 4
22 Divertisment 5
Datele pregtite
6 20
Terminal pregtit
20 6
Masa semnal 22

Obs.: Norma RS 232C utilizeaz nivele logice nestandard i anume:

pentru 0 logic: nivelele +5v25v,
pentru 1 logic: nivelele -5v-25v .

98
 S-a presupus c ieirea-intrarea la calculator se face printr-un UART
(UART Universal Asincron Receptor-Transmition receptor-emitor
universal asincron).
Montajul poate fi dezvoltat ca n Fig., unde s-a reprezentat legtura UART-
teleimprimator (Teletype).
-5V -5V

RB
RC UART
R
UART R

Terminal
R1
Spre
+5V R terminal
2,7K 1K R2
5,1K +12V
/12V
TxD 390
5V
5V TTYRx
430/2w
UART 1K 5,1K -12V TTYRx retur
150
RxD +12V TTYTx retur
7406 1K
TTYTx

510

12V 99
 VD

Pentru recepia i emisia semnalelor pe linie, R1 R2 R3

10V

Centrul de cercetare tiinific i inginerie R4 9K 5K 1,5K

tehnologic pentru semiconductoare (CCSIT- controlul
rspuns VO
S) produce un receptor de linie cuadruplu,
respectiv un emitor de linie cuadruplu. 3,55K T3
T5
UI
Receptorul de linie este destinat s T1
interfaeze echipamentele terminale cu R6
D1
R5
10K
echipamentele pentru transmisii de date.
este utilizat n special pentru interfaarea
circuitelor MOS cu sistemele logice TTL
Tensiunea de intrare poate fi cuprins ntre Schema electric a unui receptor (ROB
-30v si 30v. 1489A)
Timpul de propagare este de 85ns.
Functionare ROB 1489A:
Pentru tensiuni de intrare mai mici de 1,25v
(-25v1,25v) la ieire se obine VOHmin=2,6v.
Pentru tensiuni de intrare peste 1,75v
(1,75v25v), la iesire avem VOLmax=0,45v
10
0
 poate fi alimentat cu tensiuni cuprinse ntre -15v si 15v.
Tensiunea de ieire are valori de la -15v si 15v.
Circuitul este compatibil la intrare cu familia TTL.
+VD
R1 R2 D6
D8 82K 6,2K
A T2 R8
300
D9 VO
B D1
R3
D2
R4 3,5K 70

D4 D5
T1 D3

T3
T5 D7

T4
R5 R6 R7
10K 70 70
10
-VS 1
 Porile de foarte mare putere (circuitele
VCC1=5V VCC2=30V
SF.C5451AD) sunt formate dintr-o
poart SI-NU (NAND), cu dou intrri,
care comand un tranzistor special, care 4K 130K RC
n unele cazuri nu este conectat la
ieirea porii SI-NU. 1,6K
n aceste cazuri RC urmeaz s se
conecteze din exterior (SF.C5450A). T4
Prin tranzistorul T5 poate trece un A T1 T2
curent de colector de valoare ridicat B
(300 mA) i suport, la blocare, o T5
T3
tensiune colector-emitor de valoare
mare (30v). 1K 500

10
2
 Puterea disipat de circuit este relativ mare: 800mw, iar
timpul de propagare de aproximativ tpd=35ns.
Aceste circuite se folosesc la comanda releelor, a
indicatoarelor luminoase, n memorii, etc.

10
3
10
4
 Familia de circuite logice ECL (Emitter-Coupled-
Logic) a aprut ca o necesitate de a procesa la viteze
ridicate, n jur de 1GHz.
Timpul de propagare mrit la TTL are o determinare
n timpul de comutaie invers al tranzistorului.
Timpul de comutaie invers este mai mare dect cel
de comutaie direct deoarece trebuie extras sarcina
n surplus stocat n baza unui tranzistor care lucreaz
n saturaie.
Evident, acest timp de comutaie invers poate fi cobort
pna la cel de comutaie direct dac tranzistorul lucreaz
numai n regimul activ normal (r.a.n.) i nu n saturaie.

10
5
 O soluie ca tranzistorul s rmn n r.a.n. ar fi:
introducerea unei reacii negative puternice prin folosirea de valori
mari pentru rezistena din emitor. Dar aceast reacie negativ
puternic implic diferene mari de tensiuni aplicate la intrare cnd
se comanda trecerea ntre blocare i r.a.n. sau invers.
Comutarea ntre blocare i r.a.n. cu o diferen mic de tensiune ntre
nivelurile logice ale semnalului de intrare este posibil ntr-un circuit
la care punctul de funcionare al tranzistorului nu se comand ntre
blocat i deschis ci se comut o valoare semnificativa de curent ntre
dou tranzistoare.
O structur de circuit care s realizeze o comutare de curent ntre dou
tranzistoare nesaturate este cea de circuit amplificator diferenial
Deoarece cele dou tranzistoare sunt legate mpreun printr-o
rezisten de emitor (sau generator de curent) circuitul este referit ca
circuit logic cu cuplaj prin emitor (emitter-coupled-logic)
10
6
 Un amplificator diferenial se comand prin tensiunea diferen Vintr1-Vintr2
Vintr2 poate sa fie fixat ca tensiune de referin egal cu VR
I
Cnd Vintr1=VR, curenii prin cele dou tranzistoare sunt egali I E1 I E 2 EE
2
Se aleg valorile RC1, RC2, REE, VR, astfel ca tranzistoarele T1 si T2 s nu intre n
saturaie.
Curentul IEE este comutat de la un tranzistor la altul n functie de
semnul diferenei de tensiune V Vint r VR
VCC = +5V VBE
VT
RC1 1k 1k RC2 IE1 =100IE2 IE =ISE e
IE
VO1 VO2 VBE VT ln
VR IES
Vintr. T1 T2
VT =0.026V
IE1 IE2 la T=27C
IEE
IEE REE
IE1 = IE2 =IEE =2 UBE1
VEE = -5V
VR -120mV VR VR +120mV 10
a) b) 7
 IE
Din ecuaia ideal a diodei (a jonciunii BE) VBE VT ln
I ES
la T0=250C rezulta ca o variatie de numai 60mv a valorii lui VBE provoac o
modificare de 10 ori a curentului IBE.
O variaie a tensiunii de intrare Vintr=+120mv va produce I C1 100 I C 2 I C 2 1% I C1
deci practic T2 este blocat, iar T1 conduce aproape n totalitate curentul IEE.
Cu Vintr=-120mv fata de VR, curentul IEE comut pe ramura lui T2.

tranziia de la o stare logic, a comutatorului de curent T1-T2, la alta este

centrat n jurul tensiunii de referin VR i n primul rnd nu este dependent
de parametrii tranzistorului.
VCC = +5V

VIL VR 100mv; VIH VR 100mv RC1 1k 1k RC2

VO1 VO2
Vintr. T1 T2 VR
IE1 IE2
IEE
IEE REE IE1 = IE2 =IEE =
2 10
VEE = -5V 8
 Dac generatorul de curent este implementat ca o rezisten de valoare
ridicat REE, conectata la VEE: VCC = +5V
VR VBE VEE VR VEE RC1 1k 1k RC2
IC I E pentru VBE VEE
REE REE VO1 VO2
Vintr. T1 T2 VR
iar tensiunea de ieire va fi cuantizat n cele dou IE1 IE2
niveluri logice: VOH VCC IEE
IEE REE IE1 = IE2 =IEE =
RC 2
VOL VCC I C RC VCC VR VEE VEE = -5V
REE
RC
V0 VOH VOL VR VEE
REE

VOL este dependenta de RC/REE, dar n tehnologia de integrare se pot

realiza rezistente cu abateri de 20%, iar pentru raportul rezistentelor -
abateri de 2% .
Pentru compatibilitatea nivelurilor logice de ieire cu nivelurile logice de
intrare este necesar a se introduce un etaj de deplasare de nivel. 10
9
 dirty VCC1 = GND
clean
VCC2 = GND
R1 R2 R7
220 245 220
VO1 T5 T6 A
VO2
(OR)
(NOR) T4
A (OR)
D1 (NOR)
T3 T1 T2
B D2 B

R5 R5 R4 R3 IE R6 R8 R5
sau R4 50K 50K 779 RE 6,1K 4,98K sau R4

a) VEE = -5,2V VOH /VOL = -0,7V/-1,5V

[V]
VO VIH /VIL = -1,0V/-1,2V
VOH MH /ML = -0,3V/0,3V
VO1 VO2 (OR)
-1V VO = 0,8V
Fan-out = 10
VEE = -5,2V
VO1 VO1 (NOR)
VOL PD = 24mW
-0,5V -1V 0V [V] tP = 2 ns
-2V
-2V Vintr. PDP = 48 pJ
VR = -1,1V
b) VIL VIH
11
1
 Seria 100K, obinut prin mbuntiri ale circuitului
din seria 10K i perfecionri tehnologice, determin ca
variaiile cu teperatura i ale tensiunii de alimentare s
nu influeneze caracteristica de transfer.
Totodata tp=0,75ns, Pd=40mw, duce la obinerea unui
PDF=30pj n raport cu 48 pj ct corespunde la seria
10K.

11
2
 A A+B+C
B
C
X A+B+C
T2 T2 A
F2 B A+B+C
C
D

E
R1 R2 F

G
VEE

F1 F2 X
0 0 0
0 1 1
1 0 1
1 1 1 11
3
 VCC

R1
RC1 R2
VC1 T3 -0.35v
T4 -0.7v VC2

-1.5v A T5
T4 T2 D1
F1=AB VBB=-1,1v F2=AB
B T7 VBB= D2
T6 T1 T2
=-1,85v

R0 -1.45v RE RS R2 R0
-2.25v
VEE
11
4
 RC1 RC2
VC1 VC2

T2 T2
T1 T2
A VBB=
T3 =-1,1v T3 VBB=
B =-1,85v

IE

11
5
 Sistemele numerice realizate cu circuite ECL trebuie s aib o mas foarte
bun pentru a asigura o bun imunitate la perturbaii pe bara de VCC=0v .
Un zgomot pe bara de alimentare este transmis la ieire cu un raport de 1/4
din amplitudinea lui. O tensiune perturbatoare pe bara de mas se va
transmite integral la ieire.
n mediile cu zgomot utilizarea unei fee a circuitului imprimat ca mas d
rezultate bune.
Decuplarea tensiunii de alimentare trebuie astfel fcut nct s reduc
efectul capacitilor parazite i ncrcarea asimetric a ieirilor. n acest caz
se impune punerea n paralel ntre VCC si VEE a dou condensatoare de
decuplare de 1F, respectiv de 1000 pF.
Dup implementarea circuitelor integrate pe plachet, la 4-5 circuite ECL
se va plasa ntre VCC si VEE condensatoare de decuplare de inductan
redus de 0,01F.

11
6
 Circuitele ECL din noile serii sunt prevzute cu dou alimentari la mas separate:
VCC2 alimenteaz amplificatorul diferenial i circuitul de polarizare VBB, circuite
la care variaia curentului de alimentare se modific nesemnificativ i
VCC1 alimenteaz circuitele de ieire.
Sarcina de ieire este variabil, ceea ce duce de asemenea la fluctuaii
corespunztoare ale curentului. Pentru a elimina diafonia ntre cele dou pri ale
circuitului, ele se alimenteaz separat.
Cele dou borne de mas trebuie s fie conectate de la acelai punct al planului de
mas, ct mai apropiat de circuit.
VCC2=0v
VCC1 220
230 307

T3
T1A T1B Tz
n particular se va evita untarea D1 T4
direct a celor doi pini de VCC A D1 V01
V02
B
intre ei.
50k 50k 779k 6,2k 4,38k 45k

VEE
poart ECL din seria MECL-10000 11
7
 Circuitele ECL reprezint urmtoarele caracteristici:
1. Modul de alimentare asigur performane foarte bune i o bun comportare la
zgomote.
2. Nivelurile logice se modific neglijabil cu tensiunea de alimentare (pentru VEE
variabil cu 10v) i temperatura de lucru (ntre -00C 750C).
3. Ele genereaz zgomote foarte mici.
4. Timpul de ridicare este mai mic dect tpd , ceea ce reduce constrngerea privind
modul de implantare i cablare.
5. Intrarea este protejat printr-o rezisten de 50k ceea ce permite lsarea
intrrilor neutilizate n gol.
6. n raport cu familia TTL, raportul dintre saltul de tensiune i zgomot este mai bun;
15,6% pentru ECL i 10% pentru TTL.
7. n general tensiunea per-turbatoare intervine sub form de energie perturbatoare.
n ceea ce privete ECL, zgomotul se aplic pe o intrare cu o impedan ridicat,
fa de TTL.
tensiunea dezvoltat este redus.
timpii de ridicare i coborre ai semnalelor n ra-port cu excursia nivelurilor logice este
mai mic comparativ cu TTL.
Datorit acestor dou aspecte fundamentale, se constat n practic c imunitatea la zgomot a
circuitelor ECL este tot aa de bun ca a celor TTL.

11
8
 Cunoscnd faptul c dou fire apropiate pe un circuit imprimat, pot induce
reciproc semnale parazite a cror amplitudine sunt funcie de timpul de
ridicare, de excursia n tensiune i de intensitatea curentului, rezult c la
circuitele ECL pentru interconectarea la distane mai mici de 15cm nu sunt
necesare utilizarea liniilor adaptate. Pentru o siguran suplimentar se
recomand interconectarea a dou circuite ECL ca n Fig.
15cm 15cm
Rp

Valoarea rezistenei Rp RP=510 AT =50

variaz ntre 270 i
1000 i depinde de VEE=-5,2v a) VTT =-2v b)
consum i de sarcin
30cm
VOH VEE 1,55 5,2 RS=50
RP 960
I OH 3,8 10 3
RP=510

11
v
VEE=-5,2 c) 9