Presentacion PDF

Introduccin Descripcin del diseo Implementacin Verificacin del funcionamiento de la placa Resultados con seal real Conclusiones
Diseo y desarrollo de una placa adquisidora

de seales de GNSS con conexin USB
Santiago Rodrguez
Directores:
Ing. Gerardo L. Puga
Ing. Ramn Lpez La Valle
LEICI - Facultad de Ingeniera - UNLP
18/12/2013
Trabajo Final: Diseo y desarrollo de una placa adquisidora de seales de GNSS con conexin USB Santiago Rodrguez
ndice
1 Introduccin
2 Descripcin del diseo
3 Implementacin
4 Verificacin del funcionamiento de la placa
5 Resultados con seal real
6 Conclusiones
ndice
1 Introduccin
3 Implementacin
6 Conclusiones
Descripcin y objetivo
Objetivo
Obtener un prototipo que permita adquirir seales de GPS banda L1
y transferirlas a alta velocidad en tiempo real a una PC.
Descripcin y objetivo
Objetivo
Obtener un prototipo que permita adquirir seales de GPS banda L1
y transferirlas a alta velocidad en tiempo real a una PC.
Sistema global de navegacin por satlite (GNSS)

Permite que un usuario determine su posicin en cualquier lugar del
planeta a travs de una constelacin de satlites. Los nicos
sistemas funcionales en la actualidad son GPS y GLONASS
utilizados, por ejemplo, en los celulares. En cuanto a GPS:
Constelacin de 32 satlites.
Frecuencia central L1: 1575,42 MHz.
ndice
1 Introduccin
3 Implementacin
6 Conclusiones
Diseo propuesto
Composicin del diseo
Cabezal de RF: recibe seales de la banda L1, las acondiciona y
muestrea.
Lgica programable: realiza un procesamiento sobre las
muestras.
Mdulo USB: implementa la comunicacin entre la placa y una
PC.
Diseo propuesto
Composicin del diseo
Cabezal de RF: recibe seales de la banda L1, las acondiciona y
muestrea.
Lgica programable: realiza un procesamiento sobre las
muestras.
Mdulo USB: implementa la comunicacin entre la placa y una
PC.
MAX FT
CPLD
2769B 232H
MAX2769B
Implementa toda la cadena de RF de un receptor de GNSS estndar.
Posee un LNA, una etapa de conversin a FI y una etapa de
muestreo.
Caractersticas
Ampliamente configurable.
Compatible con varios
sistemas GNSS, en
particular con GPS.
Realiza muestreo en fase y
cuadratura.
Modos de bajo consumo
para aplicaciones
porttiles.
FT232H
Implementa la interfaz de comunicacin USB entre un circuito digital
y un dispositivo que posea dicho protocolo de comunicacin, como
puede ser una PC.
Caractersticas
Distintas interfaces o 120 MHz Baud Rate
Generator
ADBUS
modos de funcionamiento. 3V3/1.8 Volt
LDO Reg.
Tx Buffer
MPSSE/
Multi-
La interfaz FIFO sincrnico Rx Buffer purpose
UART-FIFO
consigue transferencias EEPROM Controller ACBUS
Interface
con tasas de hasta
40 MB/s. OSC.
IN USB Engine
RESET
Libreras disponibles para USB UTMI PHY and
Generator
DATA FIFO Control
un fcil manejo del
dispositivo.
CPLD
Permite generar circuitos digitales reconfigurables. Almacena su
configuracin en una memoria ROM interna.
Caractersticas
Formado por la
MC 0
combinacin de arreglos I/O
MC 0
MC 1 Bloque Bloque MC 1
I/O
AND/OR AND/OR
...
...
de compuertas AND y OR MC N MC N
y macroceldas
Matriz de
interconecciones
Posibilidad de implementar MC 0
MC 1 Bloque Bloque
MC 0
MC 1
I/O I/O
cualquier funcin lgica e AND/OR AND/OR
...
...
MC N MC N
interaccin con E/S.

Brinda versatilidad al
diseo.
ndice
1 Introduccin
3 Implementacin
6 Conclusiones
Circuito impreso
Circuito de complejidad media debido al nmero y tipo de
componentes.
Se opt por un circuito en cuatro capas.
Se utilizaron componentes SMD por sus buenas cualidades en
circuitos de RF y en circuitos de alta velocidad .
Se tuvieron en cuenta los fenmenos de influencia en alta
frecuencia.
Se colocaron planos slidos por sus bondades en circuitos de
alta velocidad.
Cada chip cuenta con su respectiva red de desacople para
asegurar un buen funcionamiento.
Capa superior
Plano de tierra
Plano de alimentacin
Capa inferior
Soldado de componentes
La mayora de los componentes se sold mediante soldadura
manual. Slo dos debieron soldarse con un horno especial.
Soldado de componentes
La mayora de los componentes se sold mediante soldadura
manual. Slo dos debieron soldarse con un horno especial.
Placa finalizada
9,6 cm
10,2 cm
Placa finalizada
ndice
1 Introduccin
3 Implementacin
6 Conclusiones
Configuracin del CPLD

Mquina de estados
Las funciones que debe cumplir:
1 Entregar las muestras al FT232H de una manera apropiada.
2 Gestionar la configuracin del MAX2769B a travs de una PC.
Configuracin del CPLD

Mquina de estados
Las funciones que debe cumplir:
1 Entregar las muestras al FT232H de una manera apropiada.
2 Gestionar la configuracin del MAX2769B a travs de una PC.
Salidas de cada estado:

#TXE = 1 #TXE = 0
#RXF = 1 #DATA = 1 S0 : - WR# = 1
- OE# = 1
#RXF = 1
S0 - RD# = 1
#TXE = 0 #RXF = 0
#RXF = 1 S1 : - OE# = 0 (Config. puertos FTDI como OUT).
#TXE = 1
#TXE = 0 - D0 es colocado en el puerto.
#RXF = 0
S3 S4 S1 S2 : - RD# = 0
S5 S3 : - Se coloca en el puerto el dato siguiente.
S4 : - WR# = 0 (Config. puertos FTDI como IN)
- D0 se coloca en el puerto.
S2 S5 : - Se coloca en el puerto el dato siguiente.
#DATA: Es un aviso de la CPLD que hay datos para enviar.
Cuando se pone en bajo, hay datos para enviar.
Software de prueba
Tareas:
Configurar el FT232H en el
modo FIFO sincrnico.
Guardar las muestras
obtenidas en un archivo
CSV para posterior
procesamiento.(a)
Enviar por USB la
configuracin del
MAX2769B.(b)
Software de prueba
INICIO INICIO
Tareas: ABRIR
DISPOSITIVO
ABRIR
DISPOSITIVO
Configurar el FT232H en el ENTRAR MODO ENTRAR MODO

SINCRONICO SINCRONICO
modo FIFO sincrnico.
Guardar las muestras INTRODUCIR ESCRIBIR
NUM.MUESTRAS REGISTROS
obtenidas en un archivo
CSV para posterior CERRAR
MUESTRAS > SI ESCRIBIR
procesamiento.(a) NUM.MUESTRAS? MUESTRAS.TXT DISPOSITIVO
Enviar por USB la NO

CERRAR FIN
DISPOSITIVO
configuracin del LEER
X MUESTRAS
MAX2769B.(b) FIN
MUESTRAS += X
a) b)
Comprobacin de las muestras

Contador de prueba
Cada byte de informacin que llega a la PC est compuesto por:
4 bits correspondientes a las muestras de la seal.
4 bits que forman un contador de 0 a 15.
Comprobacin de las muestras

Contador de prueba
Cada byte de informacin que llega a la PC est compuesto por:
4 bits correspondientes a las muestras de la seal.
4 bits que forman un contador de 0 a 15.
La idea es comparar este contador

con uno generado en la PC y verificar
si son iguales, lo que evidencia que no
se perdieron muestras.
ndice
1 Introduccin
3 Implementacin
6 Conclusiones
Procesamiento de las muestras

Adquisicin de satlites de GPS
Se configur el MAX2769B para poder obtener muestras de la seal
de GPS L1:
Frecuencia del oscilador local: 1575,42 MHz.
Frecuencia de muestreo: 12 MHz.
Filtro pasa bajos en banda base de ancho 1,75 MHz.
Salidas I y Q activadas, cuantizadas a dos bit por seal.

Picos de correlacin
Se proces un registro de muestras para obtener los satlites en
vista. A modo de ejemplo se muestran dos picos de correlacin
obtenidos.

Picos de correlacin
Se proces un registro de muestras para obtener los satlites en
vista. A modo de ejemplo se muestran dos picos de correlacin
obtenidos.
Potencia de autocorrelacin Potencia de autocorrelacin
Do Do
pp pp
ler ler
[H [s] [H [s]
z]
etar
do z] rdo
R Reta
ndice
1 Introduccin
3 Implementacin
6 Conclusiones
Conclusiones
Se obtuvo un prototipo funcional que cumpli las expectativas
Conclusiones
Se atravesaron satisfactoriamente todas las etapas del diseo.
Conclusiones
La adquisicin de satlites valid los registros de muestras
tomados.
Conclusiones
tomados.
Se adquiri experiencia en diseo y desarrollo de circuitos
impresos.
Conclusiones
tomados.
Se adquiri experiencia en diseo y desarrollo de circuitos
impresos.
La placa es ahora un instrumento de laboratorio que permitir
estudiar y probar algoritmos de procesamiento para GPS.
Gracias por la atencin!

Presentacion PDF

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Presentacion PDF

Caricato da

Copyright:

Formati disponibili

Introduccin Descripcin del diseo Implementacin Verificacin del funcionamiento de la placa Resultados con seal real Conclusiones

Diseo y desarrollo de una placa adquisidora

LEICI - Facultad de Ingeniera - UNLP

2 Descripcin del diseo

4 Verificacin del funcionamiento de la placa

5 Resultados con seal real

2 Descripcin del diseo

4 Verificacin del funcionamiento de la placa

5 Resultados con seal real

Sistema global de navegacin por satlite (GNSS)

2 Descripcin del diseo

4 Verificacin del funcionamiento de la placa

5 Resultados con seal real

interaccin con E/S.

2 Descripcin del diseo

4 Verificacin del funcionamiento de la placa

5 Resultados con seal real

2 Descripcin del diseo

4 Verificacin del funcionamiento de la placa

5 Resultados con seal real

Configuracin del CPLD

2 Gestionar la configuracin del MAX2769B a travs de una PC.

Configuracin del CPLD

2 Gestionar la configuracin del MAX2769B a travs de una PC.

Salidas de cada estado:

Configurar el FT232H en el ENTRAR MODO ENTRAR MODO

Enviar por USB la NO

Comprobacin de las muestras

Comprobacin de las muestras

La idea es comparar este contador

2 Descripcin del diseo

4 Verificacin del funcionamiento de la placa

5 Resultados con seal real

Procesamiento de las muestras

Procesamiento de las muestras

Procesamiento de las muestras

Potencia de autocorrelacin Potencia de autocorrelacin

2 Descripcin del diseo

4 Verificacin del funcionamiento de la placa

5 Resultados con seal real

Gracias por la atencin!

Potrebbero piacerti anche