Universidad Nacional

Autnoma de
Mxico
Facultad de Ingeniera
Laboratorio de Diseo de Sistemas
Digitales

Profesor(a): Ing. Bahena Casales Israel

Semestre 2017-II

Reporte No. __3 __

__Diseo de un Comparador Usando Process y

Condiciones_
_________________________________________________
de febrero de 2017.
Entrega: Cd. Universitaria a 1
de marzo de 2017.

Calificacin:
______

Solicitado: Cd. Universitaria a 22

 Grupo: __7__
Erick Prez
Mario Contreras
Integrantes:
OBJETIVO
El alumno entender el significado de un process y lo aplicara a
un comparador de 2 nmeros de un bit.

ESPECIFICACIONES
Se busca disear un hardware comparador de seales (en este caso una
seal de alto y bajo voltaje 0 o 1), mostrando en el Display de 7
segmentos algn smbolo que nosotros le daremos una interpretacin
concreta.

Las condiciones son:

-Si la seal A es igual a la seal B (0 = 0 1 = 1) el display de 7

segmentos debera mostrar un signo =.

-Si la seal A es mayor a la seal B (1 > 0) el display de 7 segmentos

deber mostrar un signo en forma de A.

-Si la seal A es menor a la seal B (0 < 1) el display de 7 segmentos

deber mostrar un signo en forma de B.

DESARROLLO(IMPLEMENTACION)
Se implement por medio de un lenguaje vhdl, a partir de la siguiente
tabla de verdad:

SlideSwit SlideSwit Condicio 7 Codificaci

ch SW7 ch SW6 nes segment n
os simblica
1 0 A > B 0001000 A
1 1 A = B 1110110 =
0 1 A < B 0000000 B
0 0 A = B 1110110 =
El cdigo VHDL implementado fue:
 Libreras comunes
para que compile el
cdigo

Entidad,
aqu se
definen las
entradas
de los
slideswitch
(SW7 y
SW6) y el
display
como un

Dentro de la arquitectura se
define el comportamiento del
process(A,B) en el que se
sensibilizara las seales para
darle una atencin oportuna
y ejecutar la operacin del
process ; S es una seal
auxiliar para tomar las
posiciones de los
slideswitchs, y usando un
with-select se da el
funcionamiento del display
RESULTADOS
Caso (SW7 = 1, SW6 = 0)
Caso (SW7 = 0, SW6 = 1)

Nos muestra
smbolo A
(cumple)

SlideSwitch
SlideSwitch
SW6 apagado
SW7
encendido

Caso (SW7 = 0, SW6 = 0; SW7 = 1, SW6 =

1) Nos muestra
smbolo B
(cumple)

SlideSwitch SlideSwitch
SW7 apagado SW6
encendido
 Nos muestra
smbolo =
(cumple)

SlideSwitch SlideSwitch
SW7 apagado SW6 apagado

Nos muestra
smbolo =
(cumple)

SlideSwitch
SW7 SlideSwitch
encendido SW6
encendido

CONCLUSIONES
Marco Contreras
A partir de la nueva estructura definida en la prctica,
pudimos simular el comportamiento del sistema en el cual
comparamos un par de bits y usando una seal externa a la
que le llamamos S, esa seal que es un bus de 2 bits, guarda
el valor de los dos bits a comparar y por medio de un
comparador programado en VHDL, pudimos simular el
comportamiento mostrando el resultado en el display de 7
segmentos.

Erick Prez
Como pudimos visualizar en la prctica al hacer uso de la
funcin process pudimos compara dos seales el cual est
dada en un bus de 2 bit, pudiendo observar la utilidad de la
funcin process; ya que esta funcin puede estar al pendiente
de la seal, en este caso A o B, y no perder tiempo de
respuesta al estar procesando la comparacin de las seales,
al igual pudimos comprobar que la funcin process puede
modificar el valor de A o B, pero no puede modificar lo que se
encuentra dentro de la misma estructura process (tomando en
cuenta que la funcin process no puede modificar otra
estructura process). Al estar al pendiente de la seal ya sea A
o B, a esto se le conoce como Sensibilizar las variables.