Sei sulla pagina 1di 5

AMPLIFICADOR CON TRANSISTORES FET

1.RESUMEN

El manejo y diseo de amplificadores son fundamentales en electrnica bsica,


son las bases para el entendimiento de circuitos ms complejos, por tanto en este
laboratorio se basara en los siguientes objetivos:

Calcula el valor de Gm en forma experimental y entiende el concepto de la


transconductancia y su relacin con el campo de trabajo del profesional.
Analiza y disea amplificadores utilizando transistores JFET, en la electrnica
bsica que permite la resolucin de problemas.

2.INTRODUCCION

Un JFET de canal N se fabrica difundiendo una regin de tipo P en un canal de


tipo N, tal y como se muestra en la Figura 1. A ambos lados del canal se conectan
los terminales de fuente (S, Source) y drenaje (D, Drain). El tercer terminal se
denomina puerta (G, Gate).

Figura 1: Esquema del transistor JFET de canal N

Los smbolos de este tipo de dispositivos son:

Figura 2: Smbolos de los transistores JFET


Son dos las curvas que se manejan habitualmente para caracterizar los
transistores JFET. En primer lugar, en la representacin de ID frente a VGS, para
unaVDS dada, se aprecia claramente el paso de la regin de corte a la de
saturacin (Figura 8). En la prctica slo se opera en el segundo cuadrante de la
grfica, puesto que el primero la VGS positiva hace crecer rpidamente IG.

Figura 8: Caracterstica VGS - ID del transistor JFET

En la caracterstica VDS - ID del transistor JFET se observa la diferencia entre las


regiones lineal y de saturacin En la regin lineal, para una determinada VGS, la
corriente crece proporcionalmente a la tensin VDS. Sin embargo, este crecimiento
se atena hasta llegar a ser nulo: se alcanza el valor de saturacin, en
donde ID slo depende de VGS.

Figura 9: Caracterstica VDS - ID del transistor JFET

Ntese que, segn esta grfica, la regin de saturacin del JFET se identifica con
la regin activa normal de los transistores bipolares. Mientras que en RAN la
corriente de colector slo depende de la de base, aqu la magnitud de control es la
tensin VGS. Por el contrario, si la resistencia del JFET en la regin lineal es muy
pequea puede encontrarse un cierto paralelismo entre las regiones lineal de
JFET y de saturacin del BJT.
3.EXPERIMENTOS

Parte 3.1
Determinar la Transconductancia gm para el JFET 2N3819 o similar en fuente comn.
Luego dibuje el modelo incremental para pequeas seales con los valores obtenidos
de los clculos.

Colocar, VG = VS = 0. Colocar una fuente de voltaje variable (con valor inicial V DD=0)
entre Drenador y Fuente.
RD = 2[K] calcular en base al dato de IDSS del transistor, en forma aproximada.

1. Incrementar el voltaje VDD realizando mediciones simultneas de IDSS.


Observar que para cada incremento de VDS, existe un aumento de Corriente ID,
esto ocurre hasta que el voltaje VDD alcanza un valor en que la corriente
permanece constante. Esta corriente es la corriente IDSS.
2. En las condiciones del paso 1, aplicar un voltaje negativo variable V GS (Con
valor inicial VGS = 0) (FIGURA 2)
3. Incrementar el voltaje VGS hasta que la corriente ID sea cero. El valor VGS para
ID = 0 es igual al Vp (=VGSoff).

LECTURA: IDSS, Vp
CALCULOS: gm =2*IDSS/Vp

Parte 3.2

Disear un amplificador en Fuente Comn con ganancia Av = -5. Utilizar para el


mismo, transistores que se usaron para la Parte 1.1. Utilizando el mtodo de
polarizacin que mejor convenga y asegurando que el circuito tenga mxima
exclusin de voltaje.
Medir la ganancia del amplificador para varios valores del voltaje de entrada (entre
10mV hasta 100mV, 5 valores). Observar el comportamiento de la ganancia a medida
que aumenta la seal de entrada.

4.RESULTADOS

Parte 4.1
Grafique el modelo incremental para pequeas seales con los valores obtenidos de
los clculos.

Av = -5
IDDS = 5.72 mA
Vp = 2.4
RD = 2k

Vo = (rd // RD // RL) gm * Vgs


Vi = Vgs

Av = Vo /Vi = (rd // RD // RL) gm


rd infinito
Av = (RL // RD) gm

En vacio

Av= -RD * gm
Gm = (-5 / -2k)
Gm = 2.5 * 10 ^-3
Parte 4.2
Medir la ganancia del amplificador para varios valores del voltaje de entrada (entre
10mV hasta 100mV, 5 valores).

Vi [mV] Vo [mV] Av=Vo/Vi


12 49.60 4.13
30 228 7.45
50 316 6.32
70 448 6.40
100 584 5.84

5.CONCLUSIONES

Una vez que se determino tericamente los valores de la transconducctancia para el


JFET, se comprendieron correctamente el comportamiento que este posee y la
funcin a cumplir en un amplificador , se logro disear tericamente dicho circuito y se
logro comprobar su relacin en forma experimental.

6.CUESTIONARIO

1. Describir los pasos que se realizaron en el diseo de amplificador Fuente


Comn.

Se observa primero el mtodo de polarizacin con el cual se ha de trabajar,


observamos si para nuestro anlisis de diseo nos conviene trabajar con carga o
sin carga, luego se realiza el circuito equivalente en pequea seal del cual se
analizara la ganacia de tensin, el voltaje de entrada y de salida, asi como tambin
hallamos nuestras impedancias de entrada y de salida.

2. A qu conclusiones se llega al variar la seal de entrada?. Que significan


los resultados obtenidos?

se observa que al variar el voltaje de entrada aumenta el voltaje de salida pero


de forma proporcional y en funcin de la ganancia, la cual no es afectada por
esta variaciones de voltaje.

7.REFERENCIAS

http://www.slideshare.net/jesusdaniel18/modelo-FET
http://es.wikipedia.org/wiki/Fuente-Comun
http://roble.pntic.mec.es/jlop0164/archivos/ transistor.pdf

Potrebbero piacerti anche