UNIVERSIDADE CATLICA DE PELOTAS

CENTRO POLITCNICO
CURSO DE ENGENHARIA ELTRICA/ELETRNICA

Trabalho
de
Eletrnica
Digital
Professor: Eduardo
Aluno: Anderson
Pelotas, Novembro de 2008
 ATIVIDADE PRATICA 8
CONTADOR BINRIO SNCRONO
OBJETIVOS:
Implementar um projeto de contador binrio sncrono via protoboard e via prototipao
FPGA.
Comprovar experimentalmente o funcionamento de um contador binrio sincrono.
MATERIAL:
Fonte de Tenso CC
Gerador de funo
Display de 7 segmentos
1 CI 74LS48 ou 7448
2 CIs 74LS73 ou 74LS76AN
Demais CIs de acordo com o projeto elaborado.
Osciloscpio
Protoboard
Multmetro
Fios e cabos para conexo
Placa de prototipagem UP-2 Altera
Alicate

OBS: Para esta atividade indispensvel o uso do Datasheet dos CIs 74LS73 e
74LS48.

Atividade Terica

Projete um contador binrio sncrono utilizando flip-flops JK para efetuar a seguinte

contagem:

0 2 3 5

Aps fazer a anlise da tabela verdade dos Flip-flops JK e anlise dos mapas de
Karnaugh foi possvel chegar em uma lgica e montado o circuito da Figura 1 que foi
simulado no Quartus e funcionou. Aps isso foi implementado na placa FPGA.
 Figura 1 Circuito de um contador binrio

Atividade Prtica Usando a Placa UP-2 Altera

Com o projeto feito, necessrio implement-lo no QUARTUS II . Para criar o projeto
novo no QUARTUS II v em File->New Project Wizard . Escolha o diretrio onde
ser salvo o projeto e clique em Next , at aparecer a terceira janela, nesta necessrio
vincular o projeto ao chip MAX 7000S, deixe preenchido conforme a figura 2.

Figura 2 ) Coloque MAX7000S e EPM7128SLC84-7 respectivamente .

Feito isso, inicie o projeto criando um novo esquemtico para o contador, clicando em
File->New->Block Diagram/Schematic File. Logo em seguida desenhe o circuito do
contador, um exemplo est na figura 3.

Figura 3) Esquemtico do circuito contador no QUARTUS II

Observe na figura 3 que existe um componente ligado entrada CLK, ele o divisor de
freqncia criado em linguagem VHDL para reduzir a freqncia da placa prototipada.
O nome do arquivo div_freq.VHD e deve ser adicionado manualmente pasta em
que est salvo o projeto.
Aps compilar, simule o circuito e verifique se as formas de onda so equivalentes da
figura 4, a contagem no aparece devido ao divisor de freqncia.
IMPORTANTE: A entrada CLK nada mais do que o CLOCK que ser aplicado ao
circuito, e deve ser feito MANUALMENTE, ou seja, a forma de onda deve ser uma
onda quadrada com instantes de tempo iguais para zero e para um, como visto na figura
4.
 Figura 4) Formas de onda do contador.

O prximo passo consiste em nomear os pinos de acordo com as ligaes internas da

placa, para tanto clique em Assignments->Pin Planer .

Figura 6) Localizando o menu Assignments-> Pin Planner

OBS: Caso o chip MAX7000S no tenha sido escolhido at agora, clique em

Assignments->Device e escolha o chip que est na figura 2.
Coloque em Location o nmero do pino em cada sada de acordo com a tabela abaixo:

Segmentos do Display Pinos

a 58
b 60
c 61
d 63
e 64
f 65
g 67

CLK recebe o pino 83.

Com os pinos selecionados e configurados, necessrio compilar o projeto novamente.

Aps a compilao clique em Tool-> Programmer .

Figura 7) Configurando a comunicao entre o kit e o QUARTUS II

Existem 3 opes para fazer o download do projeto para o chip MAX 7000S, estas so
Hardware Setup, Auto Detect ou Porta LPT1 , elas aparecem na figura 6.
Aps a escolha, selecione o arquivo gerado e deixe marcado a caixa
Program/Configure e clique em start.
Foram seguidos todos os passos citados acima e o circuito utilizado foi o da Figura 1.
Implementado na placa FPGA o circuito funcionou corretamente o que comprova que a
lgica est correta.

Atividade Prtica Usando Protoboard

Monte no protoboard o circuito a seguir.

Figura 6.1) Diagrama unifilar do contador sncrono.

Utilize o gerador de funo para gerar uma onda quadrada com 5V de amplitude(de 0V
a 5V), ajuste a freqncia do gerador para 1,5Hz. Esse sinal ser o pulso de clock(CLK)
aplicado aos flip-flops.
Ajuste a fonte de tenso CC para fornecer 5V em suas sadas.
Identifique a seqncia dos segmentos no display de sete segmentos de modo que ela
corresponda seqncia apresentada na parte terica.
Leia o Datasheet de cada C.I apresentado na figura 6.1 e identifique a funo de cada
pino utilizado.
Com todos os passos anteriores realizados, ligue o gerador de funes e a fonte de
tenso CC ao circuito. Observe o display, caso a contagem visualizada no display no
seja a contagem da atividade terica, modifique o circuito at que a contagem vista na
atividade terica seja visualizada.

Com o circuito em funcionamento, mea com um osciloscpio as sadas nos pinos 15 de

cada CI 74LS73(ou 76), coloque as formas de onda abaixo.
Abaixo se encontram as formas de ondas nos C.Is do circuito montado no protoboard.
A figura 6.2 representa a forma de onde do primeiro CI74LS73 e a Figura 6.3 representa
a forma de onda do segundo CI74LS73.

Figura 6.2 Forma de onda no pino 15 do primeiro CI74LS73

Figura 6.3 - Forma de onda no pino 15 do segundo CI74LS73

A partir de 1,5Hz de freqncia, aumente-a gradativamente e veja o que acontece no

display de sete segmentos, explique o que aconteceu.
Anote concluses.
Depois de o circuito ser montado e colocado em funcionamento foram medidas as ondas
nos pinos 15 dos CIs que se encontram nas figuras 6.2 e 6.3. Com o aumento da
freqncia a seqncia mostrada no display comea a mudar mais rpido, isso ocorre
porque quanto maior a freqncia, mais rpido vai trocar o nvel lgico das entradas dos
CIs e mais rpido vai mudar o sinal das sadas dos CIs.