Marco terico.

La tabla de verdad
La tabla de verdad es la principal herramienta a
la hora de realizar circuitos de electrnica
digital as como tambin para los automatismos
elctricos, razn por la cual UNIVERSIDAD ESTATAL PENNSULA DE SANTA ELENA
se debe procurar
estudiarla lo mejor posible. FACULTAD DE SISTEMAS Y TELECOMUNICACIONES

De la tabla de verdad se obtendr el circuito

digital que se ha planeado realizar, en ella se
vern solo ceros y unos, que van a representar
estados como pueden ser abierto, cerrado,
inactivo, activo, corte, saturacin, falso,
verdadero, bajo, alto, low, high, 0V, 5V, etc.
La tabla de verdad permite representar como es que las seales de salida
ESCUELA DE ELECTRNICA Y TELECOMUNICACIONES
de un circuito lgico dependen de las seales de entrada, mediante la tabla
CARRERA DE INGENIERA EN ELECTRNICA Y
de verdad se ve cmo sern los niveles lgicos de las salidas esto es 0 o 1,
TELECOMUNICACIONES
dependiendo de los niveles lgicos 0 o 1 que estn presentes en las
entradas, estos niveles lgicos se pueden manipular mediante el uso de los
nmeros binarios.

La tabla de verdad est compuesta por una serie de filas y columnas, las
columnas se dividen en dos partes una ser para representar las entradas
del circuito digital y la otra para representar las salidas; en el lado izquierdo

Proyecto.
estn las columnas donde se representan los estados de las entradas
digitales, la cantidad de estas columnas sern iguales al nmero de
entradas digitales que se tengan para el circuito, lo mismo ocurre para el
caso de las salidas digitales, la cantidad de salidas depender de lo que se
quiere que haga el circuito.
En las filas que corresponden a la parte de las entradas, se representan las
diferentes combinaciones de ceros y unos que se pueden tener en el caso
de las entradas, en las filas de las salidas se representa los resultados que
se quiere obtener para las diversas combinaciones de las entradas.
Se pueden usar los nmeros binarios para
representar las combinaciones de las
entradas, la cantidad de entradas ser el
nmero de bits del que se compone el
nmero binario que represente a una
Nombre: Gabriel Romn Lanez.
combinacin de entradas. La cantidad
de formas en que se pueden combinar
Materia: los
Laboratorio de Digitales.
ceros y unos en las entradas ser 2
Tutor: Ing.
elevado al nmero de entradas Jos Sanchez.
(nmero
de bits), para "n" entradas se tendrn
2n combinaciones posibles de ceros y
unos, esto representa nmeros binarios entre 0 y 2n-1 formados por n bits.

1
PUERTAS LGICAS
Las puertas lgicas procesan seales las cuales representan un valor
verdadero o falso. Normalmente la tensin positiva de la fuente +Vs
representa el valor verdadero y los 0 V el falso. Otros trminos usados para
los estados verdadero y falso se muestran en la tabla de la derecha. Es
mejor que te familiarices con ellos. Las puertas lgicas son identificadas por
su funcin lgica: NOT, AND, NAND, OR, NOR, EX-OR y EX-NOR. Las letras
maysculas son normalmente usadas para dejar claro que el trmino se
refiere a una puerta lgica. Nota que las puertas lgicas no son siempre
necesarias porque una simple funcin lgica puede hacerse con
interruptores o diodos:
Interruptores en serie ( funcin AND)
Interruptores en paralelo ( funcin OR)
Combinando salidas de IC con diodos ( funcin OR)

Smbolos de puertas lgicas Hay dos series de smbolos para las puertas
lgicas: Los smbolos tradicionales tienen una forma distintiva que los
hace ms fciles de reconocer as estos son ampliamente usados en la
industria y educacin.

Puerta NOT (inversor)

La salida Q es verdadera cuando la entrada A es NO verdadera (falsa), es
decir la salida es la inversa de la entrada:
Q = NOT A = A
Una puerta NOT solo puede tener una entrada. Tambin se la suele llamar
INVERSOR.

Puerta AND
La salida Q es verdadera si la entrada A Y (AND) la entrada B son ambas
verdaderas:

2
 Q = A AND B = A . B
Una puerta AND puede tener dos o ms entradas, su salida es verdadera si
todas sus entradas son verdaderas.

Puertas NAND (NAND = Not AND)

Esta es una puerta AND con la salida invertida, como se ve por el 'o' a la
salida. La salida Q es verdadera si la entrada A Y (AND) la entrada B NO
(Not) son ambas verdaderas:
Q = NOT (A AND B) = A . B
Una puerta NAND puede tener dos o ms entradas, su salida es verdadera si
NO todas sus entradas son verdaderas (si al menos una de ellas o las dos
son falsas).

Puerta OR
La salida Q es verdadera si la entrada A O (OR) la entrada B (o ambas
entradas) son verdaderas:
Q = A OR B = A + B
Una puerta OR puede tener dos o ms entradas, su salida es verdadera si al
menos una de sus entradas es verdadera.

Puerta NOR (NOR = Not OR)

Es una puerta OR con la salida invertida, como se ve por el 'o' a la salida. La
salida Q es verdadera si la entrada A O (OR) la entrada B NO (Not) son
verdaderas:
Q = NOT (A OR B) = A + B
Una puerta NOR puede tener dos o ms entradas; su salida es verdadera si
ninguna de sus entradas lo es, es decir si ambas entradas son falsas.

3
Puerta EX-OR (EXclusive-OR)
La salida Q es verdadera si la entrada A es verdadera O (OR) la entrada B
es verdadera, pero no lo es cuando ambas entradas son verdaderas:
Q = (A AND NOT B) OR ( B AND NOT A) = A . B + A . B
Es similar a una puerta OR pero excluyendo que ambas entradas sean
verdaderas. La salida Q es verdadera si las entradas A y B son DIFERENTES.
Las puertas EX_OR solo pueden tener dos entradas.

Puerta EX-NOR (EXclusive-NOR)

Es una puerta EX-OR con la salida invertida, como se ve por el 'o' a la salida.
La salida Q es verdadera si la entrada A y la entrada B son IGUALES (ambas
son verdaderas o ambas son falsas):
Q = (A AND B) OR ( NOT A AND NOT B) = A . B + A . B
Las puertas EX-NOR solo pueden tener dos entradas.

Software QUARTUS II
Quartus II es una herramienta de software producido por Altera para el
anlisis y la sntesis de los diseos en HDL. Quartus II permite al
desarrollador compilar sus diseos, realizar anlisis temporales, examinar
diagramas RTL y configurar el dispositivo de destino con el programador.

La Edicin Web es una versin gratuita de Quartus II que puede ser

descargada o enviada gratuitamente por correo. Esta edicin permite la

4
compilacin y la programacin de
un nmero limitado de
dispositivos Altera. La familia de
FPGAs de bajo coste Cyclone, est
soportada por esta edicin, por lo
que los pequeos desarrolladores
no tienen problemas en el coste
del desarrollo de software. Entre
sus ventajas se tiene:
Posee editor de lenguaje
simblico.
Posee un editor de formas
de onda que puede ser
utilizado para describir un sistema digital, como para determinar las
entradas en una simulacin.
Posee un compilador que es capaz de recibir como entrada tanto
archivos con la descripcin del sistema (VHDL, VERILOG), como
archivos con circuitos esquemticos. Puede ejecutar simulaciones,
usando como archivo de entrada uno creado por el editor de formas
de onda.
Puede programar un dispositivo CPLD (primero es necesario
especificar el modelo y los pines de entrada y salida que se usaran).

OBJETIVO GENERAL.
Disear un circuito combinacional que controle el llenado de un depsito de
lquidos, que tiene como entradas cuatro bombas de alimentacin y salidas
4 vlvulas. Utilizando tablas de verdad para disear la lgica de control y
con la ayuda del software QUARTUS II, con la finalidad de simular dicho
problema adems de poner en prctica lo aprendido en clases.

OBJETIVOS ESPECIFICOS.

5
 Disear la lgica de control del sistema mediante el uso de la tabla de
verdad.
Simplificar las ecuaciones de las bombas.
Disear el circuito combinacional.
Realizar la simulacin del circuito.
Implementacin de la solucin utilizando Block Diagrams.
Implementacin de la solucin utilizando VHDL.

DESARROLLO DEL PROBLEMA.

Realizamos el diagrama de bloques as como las tablas de verdades
definiendo las entradas y salidas correspondientes, de igual manera la
reduccin de las mismas mediante mapas de karnaugh.
Otro tipo de
A B C D
lgica.
1 1 2 1 2 2 1 2 2
5 5 5
0 5 0 0 0 0 0 0 0
B B B B V V V V in- V V V V in-
1 2 3 4 1 2 3 4 out 1 2 3 4 out
0 0 0 0 0 1 0 0 0 0-5 0 0 0 0 0 0-0
20- 20-
1 0 0 0 1 1 0 1 0 1 1 0 1 0
25 25
15- 15-
2 0 0 1 0 0 0 1 0 2 0 0 1 0
20 20
35- 35-
3 0 0 1 1 0 0 1 1 3 0 0 1 1
40 40
10- 10-
4 0 1 0 0 0 0 1 0 4 0 0 1 0
20 20
30- 30-
5 0 1 0 1 0 0 1 1 5 0 0 1 1
40 40
25- 25-
6 0 1 1 0 0 1 1 0 6 0 1 1 0
30 30
45- 45-
7 0 1 1 1 0 1 1 1 7 0 1 1 1
50 50
5-
8 1 0 0 0 0 1 0 0 8 0 1 0 0 5-10
10
25- 25-
9 1 0 0 1 0 1 1 0 9 0 1 1 0
30 30
1 20- 1 20-
1 0 1 0 1 0 1 0 1 0 1 0
0 25 0 25
1 40- 1 40-
1 0 1 1 1 0 1 1 1 0 1 1
1 45 1 45
1 15- 1 15-
1 1 0 0 0 0 1 0 0 0 1 0
2 20 2 20
1 35- 1 35-
1 1 0 1 0 0 1 1 0 0 1 1
3 40 3 40
1 30- 1 30-
1 1 1 0 0 0 1 1 0 0 1 1
4 40 4 40
1 1 1 1 1 1 1 1 1 50- 1 1 1 1 1 50-

6
5 55 5 55

Mapas de Karnaugh.

DIAGRAMA DE BLOQUES.

VHDL

7
COMPILACION

WAVEFORM

8
CONCLUSIONES
El diseo lgico y la elaboracin del circuito con el uso de diversos
componentes me ayudaron a comprender de mejor manera su
funcionamiento y su respectiva simulacin nos agiliza el anlisis en la
resolucin de problemas, evitando un dao al momento de realizar el mismo
de una manera fsica. Los circuitos combinacionales son herramientas
bsicas para empezar grandes proyectos, aceleran y mejoran de manera
eficiente cualquier inconveniente que se genere en la industria, debido a su
versatilidad y confiabilidad.

RECOMENDACIONES
Como recomendacin, se debe tener mucho cuidado al momento de hacer
el anlisis lgico respectivo, en vista que esa es la base del proyecto y si se
tiene un ecuacin mal planteada todo el proceso estar incorrecto. Al
momento de mover un grupo de elementos tener mucho cuidado que los
conectores hagan un corto desviando la seal a su destino o interfiriendo
con otra.
En mi caso para la simulacin del wave form tuve que guardar en otro
proyecto el block diagram para poder simular o en su defecto crear una
carpeta y guardar dentro del mismo proyecto.

ANEXOS.

9
10