UIMtVERSlDAD DE L A S F U E R Z A S A R M A D A S

teoM^n

INMOVACIN

PARA LA EXCELENCIA

DEPARTAMENTO DE CIENCIAS DE LA COMPUTACIN

C A R R E R A DE INGENIERA EN SISTEMAS E INFORMTICA

ASIGNATURA: Sistemas Digitales Bsico

NRC: 2164

INFORME DE LABORATORIO No 1.3

TEMA: COMPUERTAS LGICAS COMPLEMENTARIAS
SIMPLIFICACIN

DOCENTE: Ing. Eiember Norberto GuanolMi2)a Cedillo

INTEGRANTES:
1 Wiliam Moreno
2 Fernando Chiriboga
3 David Pea

Martes 29 de noviembre de 2016

RESUMEN

En esta prctica de laboratorio determinaremos la funcin que

desempean las compuertas complementarias que no son ms que la
simplificacin de las compuertas bsicas vistas con anterioridad, se llegar a
demostrar las tablas ale verdad de las compuertas lgicas nand, or, x-or y xnor; para lo cual se simular un circuito con cada una de las compuertas a
estudiar en el Crocodile Chips y en el simulador Protoboard cuyo fin ser
implementar ese circuito en el protoboard fsico.

1. TEMA: Compuertas lgicas complementarias-simplificacin

2. SISTEMA DE OBJETIVOS
- GENERAL
Comprobar las tablas de verdad por medio de la implementacin de las
compuertas complementarias a un circuito cerrado.

- ESPECFICOS
Simular el funcionamiento de las compuertas complementarias.
Mediante un circuito expandir las compuertas complementarias en funcin d
las primarias.

Identificar los beneficios de simplificar pompuertas lgicas.

3. MARCO TERICO
Compuertas Lgicas
La construccin de las compuertas lgicas, est basada en componentes
discretos (Transistores, Diodos, y Resistencias), pero con la enorme ventaja de
que en un solo circuito integrado podemos encontrar 1, 2, 3 o 4 compuertas
(dependiendo de su nmero de entradas y propiedades).
Todos los circuitos internos de las compuertas estn/conectados de manera
que las entradas y salidas puedan manejar estados lgicos (1 o 0).
Tablas de verdad

Una tabla de verdad es una tabla que nos muestra la manera en que reacciona
la salida de una compuerta o circuito lgico, en funcin de sus entradas. En la
tabla se describen todas las posibles variables de entrada y las consiguientes
variables de salida.

Combinaciones entre compuertas

Una vez comprendido los resultados que obtenemos con las operaciones de
las compuertas lgicas bsicas, podemos analizar las combinaciones bsicas
entre las compuertas. Cada una de las uniones de las tres compuertas bsicas,
nos dan como resultado dos compuertas ms, OR con NOT, y AND con NOT
(De hecho seran tres, faltando la unin NOT y NOT, pero esta unin directa no
es til si se tiene slo una salida/ya que el resultado de la misma sera igual a
la entrada).
Otro tipo de compuertas combinadas (no tan bsicas ya que incluyen ms de
dos compuertas) que pueden utilizarse son la compuertas OR y OR
EXCLUSIVAS, veamos cmo estn conformadas.

Compuerta OR
La siguiente imagen nos muestra e/proceso de unin de las compuertas OR y
NOT para darnos como resultado I compuerta OR.
Compuerta OR

C o a p u e c t a OR

compuerta

NOT

t
Compuerta N(|

B
Fig.1. Combinacin pard a compuerta or
La tabla de verdad nos revela la diferencia entre una compuerta OR y una
OR.

Entradas

A
0
1
0
1

Salida OR

Salida O R

Z
0
1
1
1

Z
1
0
0
0

B
0
0
1
1

Tabla.1. Tabla de verdad de la compuerta or

La salida de una compuerta OR es la inversin (

de la salida OR, en

cualquier combinacin de las entradas. Por lo tanta las expresiones seran:

Operacin OR Z = A + B

"taduciendo"

Operacin OR - Z = + B

Z es igual a mas B

"traduciendo"

tt'm{k mas B) invertida

Fg.2. Comparacin entre las compuertas or y or

NOTA: La lnea que se encuentra encima de la operacin A + B significa
negacin o inversin.
Compuerta NAND
La siguiente imagen nos muestra el proceso de unin de las compuertas AND y
NOT para darnos como resultado la compuerta NAND.
Compuecta

A -r
B o
CcMpuerta

A -i
B -

AND

AND

i > - ^
Compuerta

Compuerta

A B -

NOT

NAND

Fig.3. Combinacin para la compuerta nand

La tabla de verdad nos revela la diferencia entre una compuerta AND y una
NAND.
5

Entradas
B

Salida A N D
Z

Salida N A N D
Z

0
1
0
1

0
0
1
1

0
0
0
1

1
1
1
0

Tabla.2. Tabla de verdad de la compuerta and y nand

La salida de una compuerta NAND es la inversin (negacin) de la salida AND,
en cualquier combinacin de las entradas. Por lo tanto. Jas expresiones seran:

Operacin M ) - Z = * B

Operacin NAND - Z = * B

"traduciendo"

"traduciendo"

ZesialaporB

m igual a (A por B) invertida

Fig.4. Comparacin entre las compuertas and y nand

NOTA; La lnea que se encuentra encima de la operacin A + B significa
negacin o inversin.
Compuertas OR y OR Exclusivas
Este circuito combinado especial es utilizado en su gran mayora para la
generacin, muestreo y verificacin de paridad para los circuitos digitales que
trabajan con datos.
La siguiente imagen nos muestra el proceso de unin de las compuertas AND,
OR y NOT para darnos como resultado la compuerta OR Exclusiva.

Not

AND

OR

EX - OR
Fig.5. Combinacin para ia compuerta x-or

La siguiente tabla representa la tabla de verdad para una compuertejtipo OR

Exclusiva (EX - OR).
Entradas

A
0
0
1
1

/Salida

0
1
0
1

0
1
1
0

Tabla.3. Tabla de verdad de las compuerta x-or

La tabla de verdad nos lleva a la conclusin de que si las dos entradas de una
compuerta OR Exclusiva son de igual valor, la salida siempre ser BAJA, y si
son de diferente valor, la salida siempre ser ALTA.

Por lo que podramos resumir la operacin EX - OR como:

Si A y B son 1, Z ser O

Si A y B son O, Z ser O

Si A es 1 y B es O, Z ser 1
7

Si A es o y B es 1, Z ser 1

m k\|{k^kpl]m{|^]

Fig.6. Obtencin de ia salida de la compuerta x-or

La siguiente imagen nos muestra el proceso de unin de las compuertas AND,
OR y NOT para darnos como resultado la compuerta OR Exclusiva.
Not

AND

OR

EX - OR
Fig.7. Combinacin para la compuerta x-nor
La siguiente tabla representa la tabla de verdad para una compuert^tipo OR
Exclusiva ( E X - O R ) .
Entradas

Salida

0
0
1
1

0
1
0
1

1
0
0
1

Tabla.4. Tabla de verdad de la compuerta lgica x-nor

La tabla de verdad nos lleva a la conclusin de que si las dos entradas de una
compuerta OR Exclusiva son de igual valor, la salida siempre ser ALTA, y si
son de diferente valor, la salida siempre ser BAJA.

Por lo que podramos resumir la operacin EX - OR como:

Si A y B son 1, Z ser 1

Si A y B son O, Z ser 1

Si A es 1 y B es O, Z ser O

Si A es O y B es 1, Z ser O
Z = * B + A* B

se "traducira" como

Z es igual a (A por B) ms ( negada por B negada)

NOTA: Las compuertas Exclusivas OR y OR slo tienenjds entradas

Smbolos grficos alternativos para las compuiefnas lgicas
Hasta ahora, hemos visto tres compuertas bsicas y dos uniones bsicas de
compuertas lgicas con sus smbolos "Normales", pero tambin existen otros
smbolos alternativos para representar las mismas compuertas.

La siguiente imagen nos muestra ambos smbolos para las cinco compuertas.
Smbolo clsico

C o m p u e - t r t a

O R

C-on-pu(sir-ta

- O -

AND

^^^O

Fig.8. Smbolos de las compuertas bsicas y complementarias

9

Si observamos los smbolos con detenimiento, observaremos que al cambiar

un smbolo comn al smbolo alternativo hay dos grandes caractersticas
comunes estas son:
1. Se invierten las entradas y salidas de cada smbolo comn (es decir, si
la salida tiene un pequeo crculo, se quita, si no lo tiene, se le pone)
2. Se intercambian los smbolos de las compuertas (es decir, los smbolos
OR se cambian por AND, y los smbolos AND, se cambian por OR), La
excepcin a la regla es el inversor, el cul no cambia de smbolo.
Tambin hay ciertos puntos que debemos tener en cuenta al usar los diferentes
smbolos, como:
1. Los smbolos son equivalentes entre compuertas sin impoftar el nmero
de entradas que tengan.

2. Se pueden diferenciar rpidamente los smbolos clsic/os de los alternos,

por la sencilla razn de que ningn smbolo clsico tLene crculo en las
entradas, y todos los smbolos alternos tienen crculos en las entradas.
3. En el caso de las compuertas NAND y OR, al ser compuertas de
inversin, sus smbolos alternos no tendrn crculo en las salidas. Al
contrario, las compuertas AND y OR, al ser compuertas no inversoras,
sus smbolos alternos tendrn crculos en sus salidas.

4. EQUIPOS Y MATERIALES
-Protoboard
-Multmetro
-Compuertas lgicas and, or y not
-Compuerta lgica nand, x-or or y x
-Dip switch
-Resistencias 10k y 330D
-Laptop
-Cables utp
-Leds
-Fuente de voltaje 5v
10

5. DESARROLLO DE LA PRCTICA
a) Armar en el Crocodie el siguiente circuito y probar la tabla de verdad.
b) Armar en el simulador Protoboard los circuitos del literal a).
COMPUERTA X-OR
1.

Arme en crocodile el circuito X-OR y probar la tabla de verdad

Entrada

Salida

ab

Tabla 5. Tabla de verdad de la compuerta x-or

Entrada

Salida

0
1

1
0

1
1

Tabla 6. Tabla de verdad de la compuerta x-or

11

10

15

20

25

30

50

40

55

60

C * <

B *

* -jt *

w If i

^^^jE^^j^J ,< H .W
t

K ir

&>CCCCCCCC

iO

i5

20

25

30

35

40

45

50

f ^ w B
-4 w D

20

25

30

35

M S "

40

45

50

55

H H

<

a w
H T( *
I w<
J T . >f

:W W W
5-

.i<

K Mi

Fig.lO. Compuerta x-or en simulador protoboard

60

COMPUERTA X-NOR
1.

Arme en crocodile el circuito X-NOR y probar la tabla de verdad

Entrada

Salida

Tabla 7. Tabla de verdad de la compuerta x-nor

,,

(.

/7. 7

F i g . l l . Compuerta x-nor en simulador crocodile

2.

Armar el simulador protoboard el circuito de la figura (1) y probar la tablc

Entrada

Salida

ab

Tabla 8. Tabla de verdad de la compuerta x-nor

13

vcc

2<

_l "

"

50

5S

Jf'

Fig.12. Compuerta x-nor en simulador protoboard

14

COMPUERTA N-AND
1.

Arme en crocodile el circuito N-AND probar la tabla de verdad

Entrada

Salida

a.b

a.b

0
0

1
1

Tabla 9. Tabla de verdad de ia compuerta nand

2.

Armar el simulador protoboard el circuito de a figura (1) y probar la tabla.

Entrada

Salida

a.b

a.b

1
1

Tabla 10. Tabla de verdad de la compuerta nand

20

25

30

45

50

55

SO

64

^ . .
. ^ / y < i< * ,i H
< ^ / -.r. ^ ^ .1 ^ * ^ ^ * t f V < t <e. m. Kne fl H/r. i
V
W i{ * * * nf l
( X
J
40
45
S
55
60
64

V if * E

GND
K l . .t w

^1

">? :*(:.11 x * 1!::! *_ ^ a

COMPUERTA N-OR
1.

Arme en crocodile el circuito N-OR probar la tabla de verdad

Entrada

Salida

a+b

a+b

1
0

1
1

Tabla 11. Tabla de verdad de la compuerta or

1a
ft:

t-W

^7

Fig.15. Compuerta or en simulador crocodile^

2.

Armar el simulador protoboard el circuito de la figura (1) y probar la tabla.

Entrada

Salida

a +b

a+b

1
1

1
1

Tabla 12. Tabla de verdad de la compuerta or

n :

K *

# * I

S H :

V^CCECCC!CC

10

15

20

25

30

iO

25

30

. n n le m <e M * X

35

40

45

50

55

60^

64

40

45

50

55

60

64

r a * if a- w * -* s l A

H! .^Hgt

fch-,

f '

< '

if if - ^ .

- *

I > K * * * * * J

* ^VV

w ifiJiniroi-ii! r..'_'i

V C C < %-HW.

:j> M M * je * I

r>CkCCCCCC
Fig.16. Compuerta or en simulador protoboard

18

3.

Utilizando compuertas bsicas (and, or, not) implementando el simulador la

compuerta X-OR.

Crocodile
Entrada

Salida

ab

Tabla 13. Tabla de verdad de la compuerta x-or

'

Fig.l7. Compuerta x-or en simulador crocodile con compuertas bsicas

Protoboard
Entrada

Salida

Tabla 14. Tabla de verdad de la compuerta x-or

19

10

15

20
^ ^

25

* ^ < * *

20

25

> l

i(
w jl

* * <

30

40

^ t,

* ft

35

45

50

* ^ ^ ^ ^ * f J ^ ^ ,

%
0,

SO

64

i ^ 4 ^ i * ^ ^ * J .-i

40

45

60

5S

60

64

40

45

50

55

60

64

If i( W

Fig.18. Compuerta x-or en simulador protoboard con compuertas bsicas

20

c) Implementar en el Protoboard (fsico) los circuitos del literal b).

Compuerta or
0+0=1

21

0+1=0

22

Compuerta nand
0*0=1

Fig.25. Compuerta nand en protoboard

1*1=0

Fig.26. Compuerta nand en protoboard

24

Compuerta x-or con compuertas bsicas

00=1

Fig.27. Compuerta x-or en protoboard

01=0

Fig.28. Compuerta x-or en protoboard

25

100=0

Compuerta x-nor
00=0

Fig.32. Compuerta x-nor en protoboard

27

100=1

vtm

Fig.33. Compuerta x-nor en protoboard

101=0

Fig.34. Compuerta x-nor en protoboarct

28

d) Utilizando compuertas bsicas (and, or y not) impemente en el

simulador (crocodile/protoboard) ia compuerta x-or.
Crocodile
Entrada

Salida

ab

Tabla 15. Tabla de verdad de la compuerta x-o

aJ
1

-* t
1
i
i1

w^

1
1

/7

Fig.35. Compuerta x-or en simulador crocodile con compuertas bsicas

Protoboard
Entrada

Salida

a@b

Tabla 16. Tabla de verdad de ia compuerta x-or

Fig.36. Compuerta x-or en simulador protoboard con compuertas bsicas

30

8. CONCLUSIONES Y RECOMENDACIONES
9 Las compuertas lgicas son los dispositivos electrnicos ms sencillos que
existen, pero al mismo tiempo son los ms utilizados en la actualidad.
^ Las compuertas Lgicas complementarias se obtienen de la combinacin de
las compuertas bsicas.
&

Es aconsejable usar una compuerta lgica cprplementaria en algunos casos

en los que se pueda sustituir a las bsicgts y hacer con esto menos complejo y
econmico al circuito que armemos.
9. BIBLIOGRAFA.

i.

Apollo, Foros de electrnica, El mundo digital 2: Compuertas digitales,

Recuperado el Viernes 25 de noviep?ri5re de 2016, de
http://www, forosdeelectronica.com/tutoriaies/compuertas-digitales.htm

^ Escobar Wiison Arturo, Compuertas Lgicas, (2009), Recuperado el viernes 25

de noviembre de 2016 de: http://www.monografias.com/trabajos71/compuertasIogicas/compuertas-logicas2.shtml

31

10. ANEXOS

DM74LS32
Q u a d 2-lnput O R G a t e
G e n e r a l Descrption
TlBS d e v i c e axmma
lom treJependent g a i e s e a c h of wM<^
perWTOs ttw logic C>R fcinction.

Ordering C o d e :
Or<ier N u m b e r

P a c k a g e Mumber

Package Oescriptkm

M14A

1*-Lea<l S m a a O u K n e l i ^ ^ ^ a l e c l Circuit S O f C ) . J E D E C M S - 1 2 0 , O.ISO Narrow

14-Leas S m a B O i S r w Pacfcage ( S O P ) . E l A J T\P

Dyl74LS32&J
C<I74S.S32N

N14A
m uip* aros Reet. sstcay

)peaa<f.g s mra mn -x- lo s oraerig M M

C o n n e c t i o n Oiagrann

Vcc M

II, 5,3cnm W k l e

14-l.eat! Plstic Dua*-ln-l.ie P a c k a g e ( P D I P ) , J E D E C M S - 0 0 1 , 0 . 3 0 0 W i d e

F u n c t i o n Table

*4 aa A3 va

*4

Output

5>l

l.

i-

i/

H - HMSM L O ^ L
. - .OW t o a c l . S *

1
*i

2
B

9
TI

4
2

Ya

<

DM74LS08
Quad 2-lnput AND Gates
General Oescription
d e v i c e contem Icmr independent g a t e s e a c h o f ihic>
perfiofms m e logic A N D ^jnctioo.
TTKS

Ordering Code:
O d e r NunM>er

P a c k a g e Descrption

OM3*4LS08M
OM74L.S08SJ

MI4A
Mt4D
N14A

14-t.ead Sina OuSBne (ntegrated C.rcuit S O t C ) , J E D E C M S - 2 0 . 0.1S0

Nanaw
1 4 - L e a a S m a B Oumne
P a c k a g e s S O P ) , E l A J T^'PH 11, S S f n m W i d e
14-l.ead Plasttc Dua-ln-Cine P a c k a g e P D i P j . J E O E C M S - O O i , 0.3OO W W e
"X" to tne o t ^ r ? ! g e o e e

Connection Oagram
A*

Function Table

V4

tnputs
A
L
L
M
H

B
L
H
L
H

L
L
lH

M 1E<**^ L>9IC -ewi

, " t.ovw .ogsffi 4.ewe

32

DM74LS04
Hex inverting G a t e s
G e n e r a l Oescription
Thts o e v i c e c o n t a i n s six independent g a t e s e a e i of w t v c h
perfcxms the logic I N V E R T funcioo-

Ordering C o d e :
Order Nuniber

Paclcage riumber

Package Oescription

DM74LSQ4M
DM74LS04SJ

M14A

1 4 - L e d S m a O u O i r Integrated Circuit ( S C H C ) . J E D E C M S - 1 2 0 , 0.150 Harrow

M14D

1 4 - L e a d Sn%ai! Outsme P a c k a g e ( S O P ) . E l A J T Y P E II, S . 3 m m W i d e

DM74LS04N

N14A

1 4 - L e a d Plstic Dua(-ln-Line P a c k a g e ( P D i P ) , J E D E C M S - 0 0 1 , 0 . 3 0 0 VWde

C o n n e c t i o n Diagram

F u n c t i o n Table
Y =A

12

Input
A'

-Oo-

'

Output
Y

M - mGfi L09C Lv
L ~ .CW
L*vt

>

'

1'

DM74LS86
Quad 2-lnput Exclusive-OR Gate
General Descrption
T h i s d e v i c e c o n l a a i s four m d e p e n d e n t g a t e s e a c h of w h i c h
performs ttie iogic e x c l u s h e - O R function.

Ordering Code:
Order

Number

Package

Number

Package

Descrption

DM74LS86M

M14A

1 4 - L e a d S m a l l Outfcne Integrated Circuit ( S O I C ) . J E D E C M S - 1 2 0 , 0 . 1 5 0

DM74LS86SJ

M14D

1 4 - L e a d S m a l l OutUne P a c k a g e ( S O P ) . E l A J T Y P E II. 5 . 3 m m W i d e

DM74LS86N

N14A

1 4 - L e a d Plstic O u a t - l n - L i n e P a c k a g e { P D i P ) , J E D E C M S - 0 0 1 . 0 . 3 0 0 W k J e

Narrow

Dtvaes auo awailabi* m Tape and Fi) S p e c ^ by 3(}pe<vsngffiesuff tener T r o P orotrna eo<

Connection Diagram
Vcc

*4

Function Table
Y=AB = ABtA"

Output

Inputs
A

Y
L

H HIGH Lo9< Lvt

L L O W Logic LcwtJ

Al

Bt

TI

AS

Vi

GNO

33

DM74LS00

Quad 2-input NAND Gate

General Descrption
TO device c w t a n s otir ndependent gates ea of Wch
pertcTO the ksgic NAND function.

Ordering Code:
Order N t a n b e r

Package Number

P a d c a g e Oescription

M14A
DM74SQ0&1
DM74L^X3N

M140

14-Lead SfrK*iOuBinentegraedCxiit{Sac:!,JEDC'MS:^^^
14-Lead S m ^ 0!ine Pa<*a9e (SC*-). ElAJ TYPE l. 5.3mm Wide

N14A

14-Lead Rasttc Du*4n4.ine Package (POtP). JEDEC RS-001, 0.3 me

Connection Diagram
m

V n

Function Table
t i

Y==AB

I I

A
L

En

Output
Y
H
H
H
i

L
H

L
H
H

Pi

'

L
H

H - nUiH uigic Lem

L - LOW

i-avw

DM74LS02

Quad 2-lnput OR Gate

General Oescription
THs devic c m t ^ r s toiir irtdepefident gates e a i ^ of wlwi
perarms 8e logic N C ^ feirn^on.

Ordering Code:
Orcer Number

Package H i i m b e r

DM74tS02'M
DM74S02SJ
DM74tH)2N

M140

Package Oescription
/
14-LeaS Sn^l Oiline Integrjwed Circiat <SOC i. JEDEC MS-120, 0.1|0 Narrow
14-Lead SmaB Oiir>e P a c k a g e SOP>. E l A j n r P E H, 5.3mm Wide '

N14A

14-Leaa Rasoc Dual-ln-Line Packasfe (POiP), JEDEC MS-fX)1, 0.3m Wide

M14A

tr, issM ane R e * . s?e!y sy c^fjenaisg e Mim lees -x* 10 a txatmg c w * .

D*v.o * s o

Connection Diagram
*^

^*

Function Table
Vi

^>

Inputs
A
L
L
H
H
1 . . L o m togc

B
L
H
L
H

' "

OMput
Y
H
t
L

DM74LS266
Quad 24nput Exclusve-NOR Gate
wlth Open-Collector Outputs
General Oescription
This device contar four irKependenS gates eaeh <^ wtiich
performs the to^ exckmve-HOR
fcncSon.
Outpias are
open colector.

Ordering Code:
Order Ntimber
DM74S266M
t4LS266N'
ofsmKeKisMasM*B

Package Humber
^14A
N14A

Package Oescription
14-Lea< Smafl Ouairte t n t e g r a e d p t s t j r t (SaC). 4EDEC fiS-t20, O.ISO Hmo<i
14-Lead P l a ^ a i a - l r M j o * ^ i c k s ^ PDfP?, JEDEC M S - M , 0.3K} VWde

1^anaS|s*y'^l^S^lK5^^^Totnsraerngcae.

Connection Diagram

Truth Table
Outputs

Inputs
A

L
H

L
H

H
L ' LOW vcttage Levei

35