Alcatel 1000 S12

System Description
Hardware Description
HW Module Description

211 93250 ABAG TR

Ed. 01P01

Status
Change Note

Proposal 01
CNQ 9 61 203 04

Short Title HWM DTM

All rights reserved. Passing on and copying of this
document, use and communication of its contents
not permitted without written authorization from Alcatel.

2 / 18

211 93250 ABAG TR

Ed. 01P01

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

Contents
1

Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Descrio Funcional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1

6
6
7
8
8

Placa Juntor Digital Tipo H . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.1
Interface de Juntor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.2
Circuito de Acesso a Juntor . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.3
Interface de Relgio e Tons . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.4
Sistema Controlador de Placa . . . . . . . . . . . . . . . . . . . . . . .
2.1.5
Circuito Arranjo de Portas do Controlador de Barramento
Integrado e de Perifrico . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.6
Interface do Controlador de Placa . . . . . . . . . . . . . . . . . . .
2.1.7
Circuitos de Ressincronizao . . . . . . . . . . . . . . . . . . . . . . .
2.1.8
Controlador de Enlace RDSI . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.9
Controlador e Multiplexador do Interruptor de Ala . . . . .
2.1.10 Circuito de Reajuste . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.11 Interface Homem-Mquina. . . . . . . . . . . . . . . . . . . . . . . . . .

9
9
9
9
9
10
10

2.2

Placa Juntor Digital Tipo E . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.2.1
Interface de Juntor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.2
Circuito da Interface de Juntor Digital . . . . . . . . . . . . . . . .
2.2.3
Sistema Controlador de Placa . . . . . . . . . . . . . . . . . . . . . . .
2.2.4
Interface do Controlador de Placa . . . . . . . . . . . . . . . . . . .
2.2.5
Interface TCE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.6
Controlador de Enlace RDSI . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.7
Registro de Controle e Trava de Estado . . . . . . . . . . . . . . .

10
10
10
12
12
13
13
13

2.3

Placa Unidade de Juntor Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.1
Parte do Juntor Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.2
Parte de Interface Terminal . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.3
Parte do Processador e da Memria . . . . . . . . . . . . . . . . . .

13
13
13
15

Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

16

Figures
Figure
Figure
Figure
Figure
Figure

211 93250 ABAG TR

1
2
3
4
5

Configurao de um DTM com duas Placas . . . . . . . . . . . . . . . . .

Configurao de um DTM com placa nica . . . . . . . . . . . . . . . . .
Placa H do Juntor Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Diagrama de Bloco da Placa E do Juntor Digital . . . . . . . . . . . . .
Placa da Unidade de Juntor Digital . . . . . . . . . . . . . . . . . . . . . . . .

Ed. 01P01

5
6
7
11
14

3 / 18

4 / 18

211 93250 ABAG TR

Ed. 01P01
All rights reserved. Passing on and copying of this
document, use and communication of its contents
not permitted without written authorization from Alcatel.

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

1 Introduo
O Mdulo de Juntor Digital (DTM) (Digital Trunk
Module) prov a interface entre um enlace digital de
Modulao por Cdigo de Pulsos (PCM) (Pulse Code
Modulation) nico de 32 canais a 2,048 Mbit/s e o
ambiente PCM interno de 4,096 Mbit/s em uma
central Alcatel 1000 S12.
Como parte da funo de interface, um DTM permite
que qualquer canal em um enlace PCM externo seja
conectado a qualquer outro canal PCM interno, sob
controle do software do DTM.
O DTM pode operar com as demais centrais usando
enlaces de conexo digital com 30 juntores em modo
Sinalizao por Canal Associado (CAS), (Channel
Associated Signalling).
Quando um enlace digital usado no modo CAS, os
30 canais, 1 a 15 e 17 a 31, de cada quadro PCM so
usados para Voz e/ou Dados (SPATA) (Speech and/or
Data), enquanto o canal 16 usado para transportar
informao de sinalizao de linha pertinente aos 30
canais SPATA. Um grupo de 16 quadros PCM
sucessivos constitui um multiquadro.
Dentro de cada multiquadro, o canal 16 do quadro
0 contm o padro de alinhamento de multiquadro.
O canal 16 do quadros 1 a 15 em cada multiquadro
contm duas mensagens de sinalizao de 4-bits.
Uma mensagem para o canal n e a outra
mensagem para o canal n + 16. Por exemplo, o
canal 16 no quadro 7 contm quatro bits de
sinalizao para o canal 7 e quatro bits para o canal
23.

entre um DTM e outro mdulo a central. Quando um

caminho estabelecido entre dois mdulos atravs da
Rede de Comutao Digital (DSN) (Digital Switching
Network), o formato PCM de 16-bits por canal, usado
internamente, inclui vrios bits de reserva que podem
levar informao adicional. Aplicaes de CAS
intra-canal incluem teste de juntor, observao de
chamada e controle de mensagem gravada.
O DTM supervisiona condies de alarme e retorno
de sinais de teste internamente ou para uma central
remota
Fisicamente, um enlace PCM para juntores digitais
compreende dois circuitos unidirecionais para
transmitir sinais PCM para e de uma central remota,
cada circuito simplex, ocupando ou um cabo coaxial
ou um par tranado. O DTM pode acomodar
qualquer dos dois tipos de circuito. A terminao
hardware pode ser selecionada por meio de
configurao de estrapes, podendo ser definida como
simtrica (par tranado), ou assimtrica (coaxial), com
aterramento local, ou remoto.
Fisicamente, um DTM consiste de um TCE e uma parte
de circuitos de juntor digital, como mostrado na
Figura 1, que pode ser implementada como:
uma configurao de duas Placas de Circuito
Impresso (PBAs) (Printed Board Assemblies) consistindo em um TCE e uma placa Juntor Digital
H (DTRH) (Digital Trunk H PBA), ou uma placa Juntor Digital E (DTRE) (Digital Trunk E PBA)
apenas uma placa de Unidade de Juntor Digital,
mostrada na Figura 2 que desempenha as funes
do TCE e do circuito de juntor digital de um DTM.

Um enlace digital pode operar nos modos assncrono,

mestre-escravo sncrono, ou mutuamente sncronos.
O DTM ressincroniza os sinais de entrada do enlace
para operar sincronizado pelo relgio da central.
O DTM converte o formato PCM de 8-bits por canal
usado no enlace digital externo para o formato de
16-bits por canal usado internamente na central. Da
mesma forma, o DTM opera com qualquer dos dois
cdigos de transmisso de linha padres para enlaces
digitais, i.e., Alta Densidade Bipolar 3 (HDB3) (High
Density Bipolar 3) ou Inverso de Marca
Alternada (AMI) (Alternate Mark Inversion), e faz a
converso para o cdigo usado dentro da central.
Alm do formato de CAS padro, um formato CAS
intra-canal, pode ser usado em base individual, por
canal, ou sob comando do Elemento de Controle de
Terminal (TCE) (Terminal Control Element) do DTM,
para transportar informao adicional internamente

211 93250 ABAG TR

Ed. 01P01

DTM

Sinais de Relgio e LFA

Placa de Circuito do Juntor Digital

Juntor
Digital

CTM
DTM
LFA
PBA

Figure 1

CTM

Placa da Unidade de Controle de Mdulo

Mdulo de Relgio e Tons

Mdulo de Juntor Digital
Perda de Alinhamento de Quadro
Placa de Circuito Impresso

Distribuio de
Relgio e
Tons

Configurao de um DTM com duas

Placas

Os trs tipos de placas que formam os circuitos de

juntor digital num DTM desempenham funes quase

5 / 18

DTM

Sinais de Relgio e LFA

CTM

CTM
DTM
LFA
PBA

Figure 2

Mdulo de Relgio e Tons

Mdulo de Juntor Digital
Perda de Alinhamento de Quadro
Placa de Circuito Impresso

LIS
LFA
LERI
AIS.

Seguindo a determinao de uma condio de

alarme, o DTM pode enviar qualquer um dos sinais de
alarme seguintes a uma central remota:

Placa de Circuito
do Juntor Digital

Juntor
Digital

Um alarme RJA gerado pelo DTM local se qualquer

um das condies seguintes detectada:

Distribuio
de Relgio
e Tons

Configurao de um DTM com

placa nica

Todas as operaes dentro de um DTM so

completamente automticas sob controle do software
do TCE. Informao de controle transferida entre o
TCE e o circuito do juntor digital em pacotes
transmitidos no canal 16 de um dos dois enlaces PCM.
No DTM, o padro de fluxo de bits que entra
verificado para detectar irregularidades como
tambm sinais de alarme enviados da central remota.
Tais verificaes so executadas pela parte de circuito
de juntor digital do DTM que envia a informao de
alarme a um TCE para processamento adicional. Na
direo de sada, o DTM pode enviar sinais de alarme
para uma central remota (dentro do fluxo de bits
transmitido).
Os tipos de alarme monitorados em um DTM incluem:
Perda de Alinhamento de Quadro (LFA) (Loss of
Frame Alignment)
Perda de Sinal de Entrada (LIS) (Loss of Incoming
Signal)
Perda de Alinhamento de Multiquadro (LMA) (Loss
of Multiframe Alignment)
Alarme de Sinalizao Remota (RSA)
escorregamento de quadro e sua direo
Alarme de Juno Remota (RJA) (Remote Junction
Alarm)
Sinal de Indicao de Alarme (AIS) (Alarm Indication Signal)
Indicao de Taxa de Erro Excessiva na Linha (LERI)
(Line Excessive Error Rate Indication)
Estouro do contador de erro HDB3 .

AIS
RJA
RSA
RJA no-urgente
RSA no-urgente (opcional).

2 Descrio Funcional
Considerando que o TCE comum a todos os
mdulos em uma central Alcatel 1000 S12, descrito
em detalhes em uma descrio separada. Esta
clusula apenas descreve a parte de terminal do DTM.
A descrio da placa da Unidade de Juntor Digital
contempla os circuitos de TCE para complementao.

2.1

Placa Juntor Digital Tipo H

A Placa DTRH inclui as seguintes reas de circuito

principais , e mostrada na Figura 3:
interface de juntor
Circuito de Acesso a Juntor (TRAC) (Trunk Access
Circuit)
interface de relgio e tons
Sistema Controlador de Placa (OBC) (On-Board
Controller)
Circuito Arranjo de Porta do Controlador de Barramento Integrado e de Perifrico (IBPC) (Integrated Bus and Peripheral Controller)
Interface do Controlador de Placa (OBCI) (OnBoard Controller Interface)
circuitos de ressincronizao
Controlador de Enlace RDSI (ILC) (ISDN Link Controller)
Controlador e Multiplexador do Interruptor de Ala
(LSCM) (Loop Switch Controller and Multiplexer)
circuito de reajuste (reset)

6 / 18

211 93250 ABAG TR

Ed. 01P01

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

idnticas. Porm, considerando-se as arquiteturas e

mtodos de operao, h diferenas entre as placas.

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

circuito da interface homem-mquina.

2.1.1

Interface de Juntor

Sinais PCM de entrada chegando do juntor so

reformatados e seus nveis so mudados na interface
de juntor antes de serem enviados ao TRAC.
Do mesmo modo, na direo de sada, sinais PCM
chegando do TRAC tem seus nveis mudados na
interface de juntor antes de serem enviados ao juntor.

2.1.2

Um enlace PCM bidirecional conecta o TRAC e o

OBCI, e normalmente atribuido para levar os canais
1 a 31 bidirecionalmente. Um segundo enlace PCM
simples, enlace B, pode ser atribuido para levar um
canal 0 de entrada, que pode conter informao de
taxa de erro na linha extrada pelo TRAC do fluxo de
bits de entrada a ser enviado ao Mdulo de Teste do
Juntor. Informao do canal 0 levada no canal 31
do enlace B, mas s quando exigido.

Circuito de Acesso a Juntor

O TRAC forma uma interface entre o juntor fsico e o

TCE, usando o OBCI.
DTRH
Interface
C&T
Interface
de
Juntor

Juntor
PCM

C&T
CTM
DTRH
IBPC
ILC
LFA
LSCM
OBC
OBCI
TRAC

Figure 3

Sinais de
Reajuste
Global

para
CTM

Circuitos
de Ressincronizao

OBCI

TRAC
ILC

Circuito de
Reajuste
(RESET)

Sinais de Relgio e LFA

LSCM

Interface V24
Homem
Mquina
Sistema OBC

A
B

Enlaces
PCM de/
para TCE

para/do
equipamento
de teste

IBPC
Microprocessador

Circuitos de
Memoria

Relgio e Tons
Mdulo de Relgio e Tons
Juntor Digital H
Controlador de Barramento Integrado e de Perifrico
Controlador de Enlace RDSI
Perda de Alinhamento de Quadro
Controlador e Multiplexador da Ala de Comutao
Controlador de Placa
Interface de Controlador de Placa
Circuito de Acesso a Juntor

Placa H do Juntor Digital

Todas as funes de processamento e controle para

sinais do fluxo de bits PCM bidirecional so
administradas pelo TRAC, que controlado pelo
OBC.

211 93250 ABAG TR

Ed. 01P01

As funes principais executadas pelo TRAC so:

recuperao de relgio digital, que envolve a
extrao do sinal de relgio de um fluxo de bits de
entrada
7 / 18

 teste com ala de retorno, no qual o fluxo de bits

de transmisso ou o fluxo de bits AIS devolvido
ao fluxo de bist de recepo para propsitos de
teste
gerao de AIS, quando um LFA, um AIS de uma
central remota ou um LIS detectado; a indicao
AIS consiste na insero de um padro de bits com
valor 1 em todos os canais do fluxo de bits para o
TCE, menos no canal 0
ressincronizao do fluxo de bits de entrada, para
alinhamento com o relgio local
alinhamentro do quadro PCM, que consiste em
monitorar os quadros do canal de entrada 0 para
detectar um padro de alinhamento de quadro em
quadros de numerao par
processamento do CRC com Cdigo de 4 bits
(CRC4) (Cyclic Redundancy Check 4), que envolve
a gerao da Verificao por Redundncia Cclica
(CRC) (Cyclic Redundancy Check) no fluxo de bits
de sada e a deteco de CRC no fluxo de bits de
entrada
monitoramento de alarme, que envolve avisar ao
microprocessador do recebimento de um LIS do
juntor, LFA, indicao de alarme remoto, ou AIS,
LMA, RSA, escorregamento de quadro, ou indicaes de pera do alinhamento CRC4
funes de memria internas, como prover um
conjunto de buffers para armazenar temporariamente informao de entrada e de sada, inclusive
alguns tipos de informao de sinalizao
gerenciamento da sinalizando, inclusive Sinalizao por Canal Comum (CCS) (Common Channel
Signalling) (tratamento transparente) e verses
diferentes de CAS
processamento da informao de rede, quando
aplicvel, incluindo insero automtica do bit-E
no trfego de sada e contagem para o trfego de
entrada
servio de conexo de multislot, no qual se agrupam vrios canais de PCM para prover uma largura de banda maior, incluindo controlando os
atrasos sofridos por canais individuais
converso de taxa entre o ambiente externo de
8-bits a 2,048 Mbit/s e o ambiente interno da central de 16-bits a 4,096 Mbit/s,

8 / 18

gerao de padro de canal vazio, que envolve a

insero de um padro de canal vazio quando instruido pelo TCE nos canais SPATA transmitidas
para um juntor.

2.1.3

Interface de Relgio e Tons

Esta interface de relgio e tons prov ao Mdulos de

Relgio e Tons duplicados com sinais de relgio e LFA
recuperados gerados pelo TRAC.

2.1.4

Sistema Controlador de Placa

Os elementos deste sistema de controle baseado em

microprocessador so eles prprios controlados por
uma rede de barramentos de endereo e de dados,
apoiados por travas de endereo e transceptores de
dados, e registros de controle/estado. O OBC
assistido pelo IBPC, descrito subseqentemente.
O OBC, a OBCI e o ILC so dispositivos mestres, i.
e., capazes de executar transaes de Acesso Direto
Memria (DMA) (Direct Memory Access). Podem,
portanto, gerar endereos.
O sistema OBC inclui os seguintes circuitos:
Um microprocessador, o OBC, que um microprocessador 80386 SX, padro industrial de
32-bits, cujas funes de controle incluem:
sinalizao
manipulao de chamada
monitoramento e informao de alarme.
O OBC adicionalmente supervisiona a interface
do juntor e calcula taxas de erro excessivo da linha,
taxas de erro CRC4 e taxas de erro HDB3.
Um gerador de relgio, que produz um sinal de
relgio de 32 MHz usado pelo OBC para gerar seu
sinal de relgio interno de 16 MHz .
Multiplexao de endereo e lgica de dados, que
permitem ao barramento de endereo local e ao
barramento de dados acesso no-simultneo a
um barramento comum de endereos/dados.
Uma trava de endereo ILC/OBCI, que contm
endereos gerados pelo OBCI, ou o ILC quando
ele est executando uma transao DMA.
Circuitos de memria, que incluem:
Memrias Apagveis e Programveis s de Leitura (EPROMs) (Erasable Programmable Read
Only Memories), que armazenam cdigo permanentemente

211 93250 ABAG TR

Ed. 01P01

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

transcodificao HDB3/AMI, que envolve a converso de qualquer tipo de cdigo para binrio, e
vice-versa

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

Memrias de Acesso Aleatrio (RAMs) estticas,

que armazenam cdigo transferido da EPROM
que ser executado
RAMs estticas, que armazenam dados.
Um gerador de Interrupo No Mascarvel (NMI)
(Non-Maskable Interrupt), que gera uma NMI
enviada ao OBC quando, durante testes, um sinal
de interrupo externo aplicado placa DTRH.

2.1.5

Circuito Arranjo de Portas do

Controlador de Barramento
Integrado e de Perifrico

O IBPC um circuito arranjo de portas (gate array)

que prov a lgica de controle do barramento OBC
exigida:

seleo de memria
seleo de dispositivo de entrada/sada
gerao de estado-de-espera
arbitragem do barramento.

Adicionalmente, o arranjo de portas do IBPC contm

temporizadores, lgica de interrupo e recursos de
proteo contra escrita.

2.1.6

Interface do Controlador de
Placa

O OBCI forma uma interface entre a placa DTRH e os

circuitos TCE.

porta de transmisso para suportar teste com ala de

retorno.
As transferncias de dados entre o OBCI e o sistema
OBC usam transferncias de palavra de alta
velocidade e tcnicas de DMA, incluindo apropriao
de ciclos no barramento do OBC.

2.1.7

Circuitos de Ressincronizao

Em algumas aplicaes da placa DTRH, se torna

necessrio ressincronizar os sinais PCM enviados do
OBCI ao TCE.
Quando a ressincronizao executada, os sinais
PCM so sincronizados com o sinal de relgio provido
pelo TCE.

2.1.8

Controlador de Enlace RDSI

O ILC usado em aplicaes da placa DTRH em que

um CCS simplificado administra as funes de nvel
2 mais baixas do Controlador de Enlace de Dados de
Alto Nvel (HDLC) (High Level Data Link Controller)
do protocolo do sistema de sinalizao Nmero 7 da
Unio Internacional de Telecomunicaes.
O processamento desta atividade compartilhado
entre o ILC e o OBC, que administram as funes de
nvel 2 mais altas. O ILC contm dois formatadores,
e pode portanto supervisionar dois canais.

Em particular, o OBCI prov uma funo de

comutao para as seguintes portas srie do OBCI:

O ILC conectado a uma das portas auxiliares no

OBCI pelo LSCM, o que permite excluir a funo ILC
em algumas aplicaes DTM no-RDSI. O ILC pode
operar no modo DMA.

duas portas duplex de enlace PCM de 4,096 Mbit/

s, para e do TCE

2.1.9

uma porta duplex de enlace PCM de 2,048 Mbit/s,

para e do TRAC
uma porta duplex de 64 kbit/s, para e do ILC, atravs do LSCM.
O OBCI tambm prov uma funo de comutao
entre as portas srie e a interface paralela para o
barramento OBC. Ista funo de comutao inclui
converso de taxa e adaptao de protocolo exigidos
para transmitir informao entre as diferentes portas
do OBCI.
Basicamente, usando um comutador que formado
por registros de comando e de estado, junto com a
memria associada, o OBCI pode conectar qualquer
canal de qualquer porta de transmisso a qualquer
canal de qualquer porta de recepo, incluindo a
conexo de cada porta de recepo a sua prpria
211 93250 ABAG TR

Ed. 01P01

Controlador e Multiplexador
Multiplexador
do Interruptor de Ala

O LSCM interposto entre o TRAC e o OBCI, e entre

o ILC e o OBCI, onde prov:
funes de controle de ala para enlaces PCM A
e B que no so usados em aplicaes DTM da
placa DTRH
funes de multiplexador/demultiplexador, que
sincronizam as diferentes velocidades do OBCI e
do ILC
uma funo de insero do canal 0, para informao do canal 0 transmitida do juntor ao TCE.
O LSCM contm um multiplexador/demultiplexador
de 64 kbit/s para 256 kbit/s, que executa a converso
de taxa de bits para compensar as diferentes
velocidades do OBCI e do ILC. Dois fluxos de bits srie
9 / 18

Insero no canal 0 necessria porque o canal 0 no

juntor PCM de entrada pode conter informao de
teste que deve ser transferida do TRAC atravs do
OBCI para o TCE. O TRAC pode apenas transmitir os
canais de entrada 1 a 31 para o OBCI usando o
enlace PCM A e o LSCM. O TRAC, porm, pode
colocar informao do canal 0 no enlace PCM B,
canal 31. Tambm do TRAC a informao
transmitida lgica de insero do canal 0 do LSCM.
L, a informao do canal 0 deslocada e ento
injetada no fluxo de bits do enlace PCM B na posico
do canal 0. O OBCI portanto recebe os dados
transmitidos em todos os 32 canais do juntor.
A operao do LSCM controlada e monitorada por
um conjunto de quatro registros internos que contm
informao de erro, estado e de controle.

2.1.10

Circuito de Reajuste

O circuito de reajuste (reset) restabelece condies

iniciais dos elementos principais do circuito da placa
DTRH. Ele pode ser ativado como o resultado de:
uma condio de energizao ou de desligamento, por exemplo quando a tenso de suprimento cai
reajuste causado pelo estouro de um temporizador co de guarda do OBC

2.2

Placa Juntor Digital Tipo E

A Placa DTRE compreende as principais reas de

circuito principais, como mostrado na Figura 4:

interface de juntor
circuito da interface de juntor digital (e memria)
Sistema OBC
OBCI
interface TCE
ILC
registro de controle e trava de estado
controlador de bits reserva (no usado no DTM).

2.2.1

Interface de Juntor

Sinais PCM de entrada, vindo do juntor remoto, so

reformatados e seus nveis so mudados antes de
serem enviados ao circuito da interface de juntor
digital.
Igualmente, na direo de sada, sinais PCM
chegando do circuito da interface de juntor digital tem
seus nveis mudados na interface de juntor antes de
serem enviados ao juntor.
Adicionalmente, o circuito da interface de juntor:
extrai o sinal de relgio do fluxo de bits de entrada
para propsitos de referncia interna e externa
ressincroniza os sinais PCM sada
prov um recurso de ala de retorno por
demanda.

reajuste originado por software, requisitado pelo

OBCI.

2.2.2

Adicionalmente, o OBCI e o TRAC podem ser

reajustados individualmente pelo OBC.

O circuito da interface de juntor digital desempenha

funes de processamento e controle de sinais nos
fluxos de bits do PCM que fluem entre a interface de
juntor e o OBCI. O circuito da interface de juntor
digital tem sua prpria memria que compreende
oito buffers para o armazenamento temporrio de
dados PCM e informao de controle. A operao do
circuito da interface de juntor digital controlada pelo
processador TCE atraavs do OBC.

2.1.11

Interface Homem-Mquina.

A interface homem-mquina suporta a conexo de

um computador pessoal placa DTRH com a
finalidade de conduzir testes.
Um
receptor/transmissor
sncrono/assncrono
universal usado para converter os sinais da interface
srie V24/RS232 transmitidos a 19,2 kbaud do/para
o ambiente paralelo dos circuitos OBC.

10 / 18

Circuito da Interface de
Juntor Digital

211 93250 ABAG TR

Ed. 01P01

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

de 64 kbit/s vindo das portas auxiliares do OBCI so

multiplexados em um fluxo de bits srie de 256 kbit/s
para o ILC. Uma funo de demultiplexao
executada na direo inversa do fluxo de bits srie de
256 kbit/s no ILC para duas entradas de 64 kbit/s nas
portas auxiliares do OBCI.

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

DTRE

Sinais LFA
LFA
Para
CTMs

Relgio Externo
Juntor
PCM

Circuito de Interface
de Juntor Digital
(incluindo memria)

Interface
de Juntor

OBCI

Interface
TCE

Enlaces
PCM
para/d
o TCE

Registro de
Controle e
trava de Estado

Controles

Controlador de Bit
Reserva

Estado

Nota 1

ILC
Nota 2

Sistema OBC
Microprocessador

Nota: 1. No usado no DTM.

2. Usado no DTM para aplicaes CCS simplificadas
apenas.

Figure 4

CTM
DTRE
DTM
ILC
LFA

Circuitos
de Memria

Mdulo de Relgio e Tons

OBC
Placa E do Juntor Digital
OBCI
Mdulo de Juntor Digital
PCM
Controlador de Enlace RDSI
TCE
Perda de Alinhamento de Quadro

Controlador de Placa
Interface doControlador de Placa
Modulao por Cdigo de Pulsos
Elemento de Controle de Terminal

Diagrama de Bloco da Placa E do Juntor Digital

211 93250 ABAG TR

Ed. 01P01

11 / 18

 converso de cdigo de transmisso, que envolve

a converso entre cdigo HDB3 ou AMI e o cdigo
de no-retorno para zero usado dentro da central
converso de taxa de dados, que envolve a converso entre o formato PCM a 2,048 Mbit/s (8-bits) do
juntor e o formato a 4,096 Mbit/s (16-bits) usado
dentro da central
insero de bits, que, para o fluxo de bits de
entrada, significa a adio de dados intra-canal e
outros dados nos bits reserva do formato de
16-bits usado dentro da central
extrao de bits, que remove a informao adicional presente no fluxo de bits interno, para deixar
s as amostras PCM de 8-bits a serem transmitidas
pelo juntor
extrao de padro de alinhamento de quadro,
que, para os sinais de entradas, envolve a remoo do canal 0 (quadros mpares e pares) destes
dados, mais alarme e outras informaes
insero de padro de alinhamento de quadro,
que, para os sinais de sada, envolve a gerao
destes padres para insero no canal 0 (quadros
mpares e pares), mais alarme e outras informaes
buffer de ressincronizao, que armazena dois
quadros PCM dos sinais de entrada, que so lidos
em sincronismo com o relgio da central
monitoramento do alinhamento de quadro PCM e,
se necessrio, a gerao de um sinal de alarme
LFA
monitorao do alinhamento de multiquadro
(apenas para aplicaes CAS) e, se necessrio, a
elevao de um sinal de alarme LMA
verificao de integridade da transmisso, pela
aplicao da deteco de CRC no sinal de entrada
e gerao de CRC do sinal transmitido (e insero
de palavras de verificao nesse sinal).
Adicionalmente, o circuito da interface de juntor
digital detecta e processa as condies que conduzem
aos seguintes alarmes:

LFA
LMA
AIS
LERI
RJA
LIS
Escorregamento de quadro (indicao e direo)
Alinhamento de CRC.

12 / 18

2.2.3

Sistema Controlador de Placa

O sistema Controlador de Placa prov controle local

sobre a operao dos circuitos da placa DTRE. Este
controle centralizado no OBC, auxiliado por seus
dispositivos de memria, controladores e outros
dispositivos, e uma rede de barramentos de endereo
local e de dados. Os elementos principais so:
OBC, que um microprocessador 80186 padro
indstrial
demultiplexador de barramento, que faz interface
entre o barramento combinado de endereo e de
dados do OBC com os barramentos de endereo
e de dados separados usado para controlar outros
elementos de circuito
Memria de OBC, que armazena dados do OBC
e pacotes enviados para e do TCE
EPROM, que armazena os programas fonte do
firmware
memria de proteo de escrita (no usada em
aplicaes DTM)
temporizadores, para contar erros do canal 0 e
erros de CRC, um temporizador co de guarda
(sanity) que monitora o OBC, e um temporizador
para enviar interrupes peridicas ao OBC
circuito de reajuste, que reajusta os circuitos principais da placa DTRE, na energizao, por instruo
do TCE e seguindo-se expirao do temporizador sanity.

2.2.4

Interface do Controlador de
Placa

A OBCI forma uma interface entre a placa DTRE e o

TCE, e prov um meio flexvel de comutao de canal
entre suas vrias portas, como segue.
Duas portas duplas de enlace PCM a 4,096 Mbit/s,
para e do TCE
Uma porta dupla de enlace PCM a 2,048 Mbit/s,
para e do circuito da interface de juntor digital
Uma porta dupla de enlace PCM a 2,048 Mbit/s
por ILC (quando equipado).
O OBCI tambm prov uma funo de comutao
entre as portas srie e a interface paralela para o
barramento do OBC. Transferncias de dados entre
o OBCI e o OBC usam transferncias de palavras de
alta velocidade e tcnicas de DMA. Esta funo de
comutao inclui a converso de taxa e adaptao de

211 93250 ABAG TR

Ed. 01P01

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

As principais funes executadas incluem:

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

protocolo exigidas para transmitir informao entre

as diferentes portas do OBCI.
A funo de comutao implementada por registros
de comando e de estado, e memria. Usando estes
itens, o OBCI pode conectar qualquer canal de
qualquer porta de transmisso a qualquer canal de
qualquer porta de recepo, incluindo a conexo de
cada porta de recepo a sua prpria porta de
transmisso para suportar ala de retorno para teste.

2.2.5

Interface TCE

Em algumas aplicaes da placa DTRE torna-se

necessria a ressincronizao dos sinais PCM
enviados pelo OBCI ao TCE.
Quando a ressincronizao executada, os sinais
PCM so sincronizados com o sinal de relgio provido
pelo TCE.

2.2.6

Controlador de Enlace RDSI

Em aplicaes da placa DTRE onde usado CCS

simplificado, o ILC trata as funes HDLC (nvel 2
mais baixo) do protocolo do sistema de sinalizao
N7.

2.3

Placa Unidade de Juntor

Digital

A Placa da Unidade de Juntor Digital pode ser dividida

nas seguintes reas principais, tambm mostradas na
Figura 5.
Parte do juntor digital, que executa as funes de
terminao e de controle do juntor .
Parte da interface de terminal, que proporciona a
interface principal com outros mdulos da central
atravs da DSN.
Parte do processador e da memria, que controlam a operao da Placa da Unidade de Juntor
Digital, i.e., o juntor digital e a interface de terminal.

2.3.1

Parte do Juntor Digital

As funes de terminao e de controle do juntor

executadas para suportar os sinais PCM que so
enviados para e recebebidos do juntor digital
incluem:
converso de cdigos de transmisso PCM para e
do cdigo binrio

O processamento desta atividade compartilhado

pelo ILC e o OBC, que administram as funes de
nvel 2 mais altas. O ILC contm dois formatadores e
pode portanto supervisionar dois canais.

converso da taxa de bits PCM externa para e da

taxa de bits interna

O ILC conectado a uma porta auxiliar do OBCI e

pode operar no modo DMA.

alinhamento de quadro e (onde aplicvel) de multiquadro

ressincronizao dos sinais PCM

monitorao de alarme.

2.2.7

Registro de Controle e Trava

de Estado

O registro de controle e a trava de estado juntos

formam uma interface entre o hardware da placa
DTRE e o software do DTM (i.e., o software do
processador TCE).
O registro de controle est carregado com comandos
do TCE (atravs do OBC) e, por sua vez, ativa circuitos
conectados de forma que eles respondam quele
comando.
Reciprocamente, a trava de estado reflete o estado do
registro de controle, mais alguns estados adicionais,
e acessada pelo OBC a pedido do TCE.

A parte do juntor digital da Placa da Unidade de

Juntor Digital consiste em uma interface de juntor,
TRAC e da interface de relgio e de tom. As funes
que ela executa so as mesmas daquelas descritas
previamente para a placa DTRH.

2.3.2

Parte de Interface Terminal

A parte de interface terminal da Placa da Unidade de

Juntor Digital opera como um interruptor digital para
conectar caminhos de dados entre enlaces PCM e
canais do lado da placa de terminal e enlaces PCM e
canais do lado DSN de uma conexo.
Ela tambm prov armazenamento temporrio para
dados de pacote e controla a injeo de tons de
sinalizao nos fluxos de bits do PCM.
A parte de interface terminal inclui as seguintes reas
de circuito principais.

211 93250 ABAG TR

Ed. 01P01

13 / 18

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

Parte do Juntor Digital

Interface de
Relgio e Tons

Juntor PCM

Interface
de Juntor

Sinais de Relgio e LFA

CTM

Parte da Interface de
Terminal
0

TRAC

QUAP

PRAM

TDM

POCO

Receptor
de Tom

Relgio do
Usurio

Da Distribuio de
Relgio e
Tons

Parte do Processador e
Memria
Microprocessador

CTM
PCM
PIC
POCO
IPCU

Figure 5

Mdulo de Relgio e Tons

PRAM
Modulao por Cdigo de Pulsos
QUAP
Controlador de Interrupo ProgramvelRAM
Controlador de Porta
TDM
Integrated Processor Control Unit
TRAC

Memria RAM de Pacotes

Porta Qudrupla
Memria de Acesso Aleatrio
Multiplexador de Diviso de Tempo
Circuito de Acesso a Juntor

Placa da Unidade de Juntor Digital

Duas Portas Qudruplas (QUAPs) (Quadruple

Ports) provm uma interface entre dois enlaces
PCM DSN e os dois enlaces PCM para o TRAC.
Ambos os QUAPs so conectados ao controlador
de porta, que controla os QUAPs como tambm a
Memria RAM de Pacotes (PRAM) (Packet RAM),
que prov armazenamento de dados temporrio
usando um barramento do Multiplexador de Diviso de Tempo (TDM) (Time Division Multiplex)
sobre o qual so transferidos endereos e dados.
Cada QUAP tem uma porta de transmisso e uma
porta de recepo em cada um de seus lados, nos
quais ela injeta ou extrai dados, respectivamente.
Estes dados so levados para/de outro canal da
mesma porta ou do barramento TDM. Para supor-

14 / 18

Circuitos de
Memria

tar testes, uma segunda sada srie em cada porta

conectada em retorno a uma segunda entrada
srie na mesma porta.
A funo de comutao controlada por comandos embutidos no fluxo de dados PCM ou por
comandos enviados pelo microprocessador atravs do controlador de porta.
Controlador de Porta (POCO) (Port Controller),
que suporta transaes entre o microprocessador
e os registros internos do POCO, o QUAPs e a
PRAM. Endereos e dados do barramento do processador assncrono mais lento so passados pelo
POCO a estes mdulos usando o barramento
TDM mais rpido.

211 93250 ABAG TR

Ed. 01P01

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

Outras funes do POCO incluem:

Relgio de Usurio, que:

basculamento de bits da informao do canal

16, que significa o reposicionamento de um
byte de dados do microprocessador dentro de
sua palavra de 16-bits

seleciona um dos dois sinais de relgio de

8,192 MHz do Mdulo de Relgio e Tons a ser
usado pela Placa da Unidade de Juntor Digital
como seu sinal fonte de relgio

manter um registro que controla a operao da

interface de terminal e registra o estado de seus
circuitos

deste sinal fonte de relgio selecionado, gera

o sinal de relgio de 4,096 MHz e o sinal de
quadro de 8 kHz

manter um buffer contendo ponteiros para

endereos de incio na PRAM

detectar uma falha na fonte de relgio selecionada.

executar verificaes de CRC em dados de

pacote recebidos como tambm gerar informao de CRC de dados de pacote a serem
enviados
controlar as portas QUAP por meio de comandos do microprocessador mantidos em um
grupo de quatro registros de comando de
porta, um registro de eventos pendentes e um
registro de desabilitao de par-de-porta, tudo
dentro do POCO.
A PRAM, que usada como um buffer intermedirio para armazenar pacotes de dados recebidos
de um QUAP ou pacotes que sero transmitidos
em comando do microprocessador pelo QUAP. A
PRAM tambm usada para armazenar intemediamente dados quando o caminho do canal de
recepo para o canal de transmisso requer a
PRAM.
O microprocessador ou os QUAPs podem iniciar
uma transao junto com a PRAM. Uma transao
entre o microprocessador e a PRAM envolve operaes normais de leitura ou escrita.
Uma transao entre um QUAP e a PRAM tambm
envolve uma operao de leitura ou escrita, mas
iniciada pelo QUAP. Uma operao de leitura da
PRAM executada quando dados de pacote esto
sendo enviados atravs de uma porta de transmisso. Reciprocamente, uma operao de escrita
executada quando um pacote chega a uma porta
de recepo e deve ser armazenado na PRAM.
Receptor de tons e porta de tom. O Subsistema de
Distribuio de Relgio e de Tons transmite dois
conuntos de amostras de tom digitalizadas atravs
do receptor de tom porta de tom do POCO, onde
uma fonte de tom selecionada para uso.
Quando a transmisso de tom requerida, o
POCO transfere as asmostras de tom para a PRAM
e adiante para a porta (ou portas) de transmisso
do QUAP apropriada(s) onde eles so injetados
fluxo de bits PCM.

211 93250 ABAG TR

Ed. 01P01

2.3.3

Parte do Processador e da
Memria

A parte do processador e da memria permite o

processamento comum pelas prtes do juntor digital e
de interface de terminal do circuito.
Os elementos desta parte da Placa da Unidade de
Juntor Digital so controlados usando uma rede de
barramentos de endereo e de dados, suportada por
travas e transceptores (buffers) de endereos.
A parte do processador e da memria inclui as
seguintes reas principais.
Microprocessador, que um microprocessador
80186 de 16 bits padro industrial configurado no
seu modo mximo, de forma que os sinais de temporizao e controle do barrramento, para operaes de leitura e escrita, so gerados pela Unidade
de Controle do Processador Integrado.
As funes de controle do microprocessador
incluem:
sinalizao
tratamento de chamada
monitorao e informao de alarmes.
Adicionalmente, o microprocessador tambm
supervisiona a interface de juntor e calcula taxas
de erro de linha excessivas, taxas de erro de CRC4
e taxas de erro HDB3.
Unidade de Controle do Processador Integrado
(IPCU) (Integrated Processor Control Unit), que otimiza e estende as funes do microprocessador.
Por exemplo, o IPCU:
durante a fase de endereo de uma transao
de memria, recebe, armazena e decodifica o
endereo de memria enviado atravs de um
barramento de endereo/dados interno
prov sinais de controle e pulsos de endereo
para operaes de leitura e escrita, e para
atualizao de memria
15 / 18

executa a detecco e correo de erro durante

transaes de memria
interage com o software.
Gerador de relgio, que envia um sinal de 24 MHz
ao IPCU que, por sua vez, gera um relgio de 8
MHz para o microprocessador, como tambm um
sinal de sincronizao para a interface srie.

duas entradas de interrupo para o PIC.

Interface srie, que conecta um trminal externo,
por exemplo, uma unidade de exibio visual,
computador pessoal, etc., para permitir comunicao com o microprocessador.
O IPCU envolvido nesta interface, e:

Circuitos de memria, compreendendo:

executa converso bidirecional de dados sriepara-paralelo

memria principal, que consiste em uma RAM

dinmica que atualizada pelo IPCU (so
implementadas verificaes de cdigo Hamming para prover correo de erro nico e
deteco de erro duplo)

avisa o microprocessador do estado da interface srie.

Uma interface de barramento multiplexado tambm provida como uma interface de teste que
suporta a conexo de recursos de teste externos
como o Recurso de Rastreio B.

PROM de partida, que prov armazenamento

no-voltil para a inicializao de energizao
e o firmware de recuperao autnomo
RAM de proteo contra escrita, que prov proteo programvel de um bloco de memria
de 1 Mbyte com uma resoluo de 1 kbyte.
Qualquer tentativa de escrita em uma rea de
memria protegida resulta em um NMI sendo
enviado ao microprocessador e na inibio da
operao de escrita.

Circuito de reajuste, que gera um pulso de reajuste

como o resultado de:

Controlador de Interrupo Programvel (PIC)

(Programmable Interrupt Controller), que trata e
determina as prioridades das requisies de interrupo.

A gerao de um polso de reajuste faz com que o

microprocessador, IPCU, POCO e TRAC sejam
reajustados.

Quando uma requisio de interrupo recebida de um dispositivo, sua prioridade avaliada

primeiro pelo PIC. Se a interrupo no mascarada, o PIC envia um sinal de interrupo ao
microprocessador, que responde com um sinal de
reconhecimento de interrupo do IPCU. Isto faz
com que a requisio de interrupo seja armazenada no PIC. Um segundo sinal de reconhecimento de interrupo enviado ento, fazendo o
PIC lanar um nmero de tipo de interrupo, que
contm a identidade do dispositivo causador da
interrupo, para o microprocessador. O microprocessador ento acessa sua tabela de vetores de
interrupo e desvia seu programa para o procedimento de interrupo apropriado.
Temporizador de intervalo programvel, que
prov:

16 / 18

uma energizao ou um desligamento, i.e., se

a voltagem de suprimento cai abaixo de um
nvel definido.
um sinal de reajuste externo.

3 Abbreviations
Relgio e Tons
AIS

Sinal de Indicao de Alarme

AMI

Inverso de Marca Alternada

CAS

Sinalizao por Canal Associado

CCS

Sinalizao por Canal Comum

CRC

Verificao por Redundncia Cclica

CRC4

CRC com Cdigo de 4 bits

CTM

Clock and Tones Module

DMA

Acesso Direto Memria

DSN

Rede de Comutao Digital

211 93250 ABAG TR

Ed. 01P01

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

um temporizador co de guarda que normalmente reajustado regularmente pelo software. A falha ao reajustar o temporizador
resulta em NMI que enviado ao microprocessador.

arbitra entre tentativas simultneas de acesso

normal de memria e tentativas de acesso de
atualizao de memria

All rights reserved. Passing on and copying of this

document, use and communication of its contents
not permitted without written authorization from Alcatel.

DTM

Mdulo de Juntor Digital

NMI

Interrupo No Mascarvel

DTM

Digital Trunk Module

OBC

Controlador de Placa

DTRE

Juntor Digital E

OBC

On-Board Controller

DTRE

Digital Trunk E PBA

OBCI

Interface do Controlador de Placa

DTRH

Juntor Digital H

OBCI

On-Board Controller Interface

DTRH

Digital Trunk H PBA

PBA

Printed Board Assembly

EPROM

Erasable Programmable Read Only

Memory

PBAs

Placas de Circuito Impresso

HDB3

Alta Densidade Bipolar 3

PCM

Modulao por Cdigo de Pulsos

HDLC

Controlador de Enlace de Dados

de Alto Nvel

PCM

Pulse Code Modulation

PIC

Programmable Interrupt Controller

IBPC

Controlador de Barramento
Integrado e de Perifrico

PIC

Controlador de Interrupo
Programvel

IBPC

Integrated Bus and Peripheral

Controller

POCO

Port Controller

POCO

Controlador de Porta

ILC

Controlador de Enlace RDSI

PRAM

Packet RAM

ILC

ISDN Link Controller

PRAM

Memria RAM de Pacotes

IPCU

Integrated Processor Control Unit

QUAP

Quadruple Port

IPCU

Unidade de Controle do
Processador Integrado

RAM

Random Access Memory

LERI

Indicao de Taxa de Erro Excessiva

na Linha

RJA

Alarme de Juno Remota

RSA

Alarme de Sinalizao Remota

LFA

Perda de Alinhamento de Quadro

SPATA

Voz e/ou Dados

LFA

Loss of Frame Alignment

TCE

Elemento de Controle de Terminal

LIS

Perda de Sinal de Entrada

TCE

Terminal Control Element

LMA

Perda de Alinhamento de
Multiquadro

TDM

Time Division Multiplex

TDM

Multiplexador de Diviso de Tempo

LSCM

Controlador e Multiplexador do
Interruptor de Ala

TRAC

Circuito de Acesso a Juntor

TRAC

Trunk Access Circuit

LSCM

Loop Switch Controller and

Multiplexer

211 93250 ABAG TR

Ed. 01P01

17 / 18

18 / 18

211 93250 ABAG TR

Ed. 01P01
All rights reserved. Passing on and copying of this
document, use and communication of its contents
not permitted without written authorization from Alcatel.