El Amplificador Operacional y Tecnicas de Diseno Microelectronico

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD
ESCUELA DE CIENCIAS BSICAS, TECNOLOGA E INGENIERA

CONTENIDO DIDCTICO DEL CUSO: 299008 MICROELECTRNICA
AMPLIFICADOR OPERACIONAL IDEAL

Circuito Integrado Analgico de uso universal (no de aplicacin especfica) .
Se emplea como bloque funcional para facilitar el diseo de circuitos
electrnicos analgicos. Un amplificador operacional (A.O., habitualmente
llamado op-amp) es un circuito electrnico (normalmente se presenta como
circuito integrado) que tiene dos entradas y una salida. La salida es la
diferencia de las dos entradas multiplicada por un factor (G) (ganancia):
Vout = G(V+ V)
El primer amplificador operacional monoltico data de los aos 1960, era el
Fairchild A702 (1964), diseado por Bob Widlar. Le sigui el Fairchild A709
(1965), tambin de Widlar, y que constituy un gran xito comercial. Ms tarde
sera sustituido por el popular Fairchild A741 (1968), de David Fullagar, y
fabricado por numerosas empresas, basado en tecnologa bipolar. Originalmente
los A.O. se empleaban para operaciones matemticas (suma, resta, multiplicacin,
divisin, integracin, derivacin, etc) en calculadoras analgicas. De ah su
nombre.
El A.O. ideal tiene una ganancia infinita, una impedancia de entrada infinita, un
ancho de banda tambin infinito, una impedancia de salida nula, un tiempo de
respuesta nulo y ningn ruido. Como la impedancia de entrada es infinita tambin
se dice que las corrientes de entrada son cero.
El smbolo de un MONOLITICO es el mostrado en la siguiente figura:
Figura 1.3. Amplificador operacional ideal

Los terminales son:
V +: entrada no inversora
V -: entrada inversora
V OUT: salida
V S+: alimentacin positiva
V S-: alimentacin negativa

Las terminales de alimentacin pueden recibir diferentes nombres, por ejemplo en

los A.O. basados en FET VDD y VSS respectivamente. Para los basados en BJT
son VCC y VEE. Normalmente los pines de alimentacin son omitidos en los
diagramas elctricos por claridad.
COMPORTAMIENTO EN CONTINUA (DC)
Lazo abierto
Si no existe realimentacin la salida del A.O. ser la resta de sus dos entradas
multiplicada por un factor. Este factor suele ser del orden de 100.000 (que se
considerar infinito en clculos con el componente ideal). Por lo tanto si la
diferencia entre las dos tensiones es de 1V la salida debera ser 100.000V. Debido
a la limitacin que supone no poder entregar ms tensin de la que hay en la
alimentacin, el A.O. estar saturado si se da este caso. Si la tensin ms alta es
la aplicada a la patilla + la salida ser la que corresponde a la alimentacin V S+,
mientras que si la tensin ms alta es la del pin - la salida ser la alimentacin VS-.
Lazo cerrado
Se conoce como lazo a la realimentacin en un circuito. Aqu se supondr
realimentacin negativa. Para conocer el funcionamiento de esta configuracin se
parte de las tensiones en las dos entradas exactamente iguales, se supone que la
tensin en la patilla + sube y, por tanto, la tensin en la salida tambin se eleva.
Como existe la realimentacin entre la salida y la patilla -, la tensin en esta patilla
tambin se eleva, por tanto la diferencia entre las dos entradas se reduce,
disminuyndose tambin la salida. Este proceso pronto se estabiliza, y se tiene
que la salida es la necesaria para mantener las dos entradas, idealmente, con el
mismo valor.
Siempre que hay realimentacin negativa se aplican estas dos aproximaciones
para analizar el circuito:
V + = VI+ = I- = 0
COMPORTAMIENTO EN ALTERNA (AC)

En principio la ganancia calculada para continua puede ser aplicada para alterna,
pero a partir de ciertas frecuencias aparecen limitaciones. (Ver seccin de
limitaciones)
Un ejemplo de amplificador operacional es el 741op
Anlisis

Para analizar un circuito en el que haya A.O. puede usarse cualquier mtodo, pero
uno habitual es:
1. Comprobar si tiene realimentacin negativa
2. Si tiene realimentacin negativa se pueden aplicar las reglas del
apartado anterior
3. Definir las corrientes en cada una de las ramas del circuito
4. Aplicar el mtodo de los nodos en todos los nodos del circuito excepto
en los de salida de los amplificadores (porque en principio no se puede
saber la corriente que sale de ellos)
5. Aplicando las reglas del apartado 2 resolver las ecuaciones para
despejar la tensin en los nodos donde no se conozca.
CONFIGURACIONES
Comparador
Figura 1.4. Amplificador comparador
Esta es una aplicacin sin la realimentacin. Compara entre las dos

entradas y saca una salida en funcin de qu entrada sea mayor. Se
puede usar para adaptar niveles lgicos.
Seguidor
Es aquel circuito que proporciona a la salida la misma tensin que a la

entrada
Figura 1.5. Amplificador seguidor
Se usa como un buffer, para eliminar efectos de carga o para adaptar

impedancias (conectar un dispositivo con gran impedancia a otro con
baja impedancia y viceversa)
Como la tensin en las dos patillas de entradas es igual: V out = Vin
Z in =

Inversor
Figura 1.6. Amplificador inversor

Se denomina inversor ya que la seal de salida es igual a la seal de entrada (en
forma) pero con la fase invertida 180 grados.
El anlisis de este circuito es el siguiente:

o V + = V- = 0
o Definiendo corrientes: y de aqu se
despeja
o
Para el resto de circuitos el anlisis es similar.

Z in = Rin
Por lo cual podemos controlar la impedancia de entrada mediante la eleccin de

R1
Esta configuracin es una de las ms importantes, porque gracias a esta

configuracin, se puede elaborar otras configuraciones, como la configuracin del
derivador, integrador, sumador.
No inversor
Figura 1.7. Amplificador No inversor

Como observamos, el voltaje de entrada, ingresa por el pin positivo, pero como
conocemos que la ganancia del amplificador operacional es muy grande, el voltaje
en el pin positivo es igual al voltaje en el pin negativo, conociendo el voltaje en el
pin negativo podemos calcular, la relacin que existe entre el voltaje de salida con
el voltaje de entrada haciendo uso de un pequeo divisor de tensin.

Zin =
Sumador inversor
Figura 1.8. Sumador inversor
La salida est invertida

Para resistencias independientes R 1, R2,... Rn
La expresin se simplifica bastante si se usan resistencias del mismo

valor
Impedancias de entrada: Z n = Rn
Restador
Figura 1.9. Restador
Para resistencias independientes R 1,R2,R3,R4:
Igual que antes esta expresin puede simplificarse con resistencias

iguales
La impedancia diferencial entre dos entradas es Z in = R1 + R2

Integrador ideal
Figura 1.10. Integrador ideal
Integra e invierte la seal (V in y Vout son funciones dependientes del

tiempo)
V inicial es la tensin de salida en el origen de tiempos
Nota: El integrador no se usa en la prctica de forma discreta ya que cualquier

seal pequea de DC en la entrada puede ser acumulada en el capacitor hasta
saturarlo por completo. Este circuito se usa de forma combinada en sistemas
retroalimentados que son modelos basados en variables de estado (valores que
definen el estado actual del sistema) donde el integrador conserva una variable de
estado en el voltaje de su capacitor.
Derivador ideal
Figura 1.11. Derivador ideal
Deriva e invierte la seal respecto al tiempo
Este circuito tambin se usa como filtro
NOTA: Es un circuito que no se utiliza en la prctica porque no es estable, esto se

debe a que al amplificar ms las seales de alta frecuencia se termina
amplificando el ruido por mucho.
Otros
Osciladores, como el puente de Wien

Convertidores carga-tensin
Convertidores corriente-tensin
Filtros activos
Girador permite construir convertidores de inmitancias (empleando un
condensador simular un inductor, por ejemplo)
APLICACIONES
Calculadoras analgicas
Filtros
Preamplificadores y buffers de audio y video
Reguladores
Conversores
Evitar el efecto de carga
Adaptadores de niveles (por ejemplo CMOS y TTL)
ESTRUCTURA
Aunque es usual presentar al A.O. como una caja negra con caractersticas
ideales es importante entender la forma en que funciona, de esta forma se podr
entender mejor las limitaciones que presenta.
Los diseos varan entre cada fabricante y cada producto, pero todos los A.O.
tienen bsicamente la misma estructura interna, que consiste en tres etapas:
1. Amplificador diferencial: es la etapa de entrada que proporciona una
baja amplificacin del ruido y gran impedancia de entrada. Suelen tener
una salida diferencial.
2. Amplificador de tensin: proporciona una ganancia de tensin.
3. Amplificador de salida: proporciona la capacidad de suministrar la
corriente necesaria, tiene una baja impedancia de salida y, usualmente,
proteccin frente a cortocircuitos.
Ejemplo del 741

Figura 1.12. Diagrama electrnico del operacional 741.

En el diagrama se destaca en azul el amplificador diferencial. ste es el
responsable de que las corrientes de entrada no sean cero, pero si respecto a las
de los colectores (Ntese como a pesar de aproximar las corrientes de entrada a
0, si stas realmente fueran 0 el circuito no funcionara). La impedancia de entrada
es de unos 2M. Las etapas en rojo son espejos de corriente. El superior de la
izquierda sirve para poder soportar grandes tensiones en modo comn en la
entrada. El superior de la derecha proporciona una corriente a la circuitera de
salida para mantener la tensin. El inferior tiene una baja corriente de colector
debido a las resistencias de 5k. Se usa como conexin de gran impedancia a la
alimentacin negativa para poder tener una tensin de referencia sin que haya
efecto de carga en el circuito de entrada. Los pines llamados Offset null son
usados para eliminar las tensiones de offset que pueda haber en el circuito. La
etapa de ganancia en tensin es NPN.
La seccin verde es un desplazador de tensin. Esto proporciona una cada de
tensin constante sin importar la alimentacin. En el ejemplo 1V. Esto sirve para
prevenir la distorsin. El condensador se usa como parte de un filtro paso bajo
para reducir la frecuencia y prevenir que el A.O oscile. La salida en celeste es un
amplificador PNP seguidor con emisor push-pull. El rango de la tensin de salida
es de un voltio menos a la alimentacin, la tensin colector-emisor de los
transistores de salida nunca puede ser totalmente cero. Las resistencias de salida
hacen que la corriente de salida est limitada a unos 25mA. La resistencia de
salida no es cero, pero con realimentacin negativa se aproxima.

PARMETROS
Ganancia en lazo abierto. Indica la ganancia de tensin en ausencia de

realimentacin. Se puede expresar en unidades naturales (V/V, V/mV) o
logartmicas (dB). Son valores habituales 100.000 a 1.000.000 V/V.
Tensin en modo comn. Es el valor medio de tensin aplicado a ambas
entradas del operacional.
Tensin de Offset. Es la diferencia de tensin, aplicada a travs de
resistencias iguales, entre las entradas de un operacional que hace que
su salida tome el valor cero.
Corriente de Offset. Es la diferencia de corriente entre las dos entradas
del operacional que hace que su salida tome el valor cero.
Margen de entrada diferencial. Es la mayor diferencia de tensin entre
las entradas del operacional que mantienen el dispositivo dentro de las
especificaciones.
Corrientes de polarizacin (Bias) de entrada. Corriente media que
circula por las entradas del operacional en ausencia de seal
Slew rate. Es la relacin entre la variacin de la tensin de salida
mxima respecto de la variacin del tiempo. Se mide en V/ s, kV/s o
similares.
Relacin de Rechazo en Modo Comn (RRMC,o CMRR en sus siglas en
ingls). Relacin entre la ganancia en modo diferencial y la ganancia en
modo comn.
LIMITACIONES
Saturacin
Un A.O.L tpico no puede suministrar ms de la tensin a la que se alimenta,
normalmente algunos voltios menos. Cuando se da este valor se dice que satura,
pues ya no est amplificando. La saturacin puede ser aprovechada por ejemplo
en circuitos comparadores.
Un concepto asociado a ste es el Slew rate(analisis bsico de bajo flujo recoltor).
Tensin de offset
Es la diferencia de tensin que se obtiene entre los dos pines de entrada cuando
la tensin de salida es nula, este votltaje es cero en un amplificador ideal lo cual
no se obtiene en un amplificador real. Esta tensin puede ajustarse a cero por
medio del uso de las entradas de offset (solo en algunos modelos de
operacionales) en caso de querer precisin. El offset puede variar dependiendo de
la
temperatura
(T)
del
operacional
como
sigue:

Donde T 0 es una temperatura de referencia.

Un parmetro importante, a la hora de calcular las contribuciones a la tension de
offset en la entrada de un operacional es el CMRR (Rechazo al modo comn).
Ahora tambin puede variar dependiendo de la alimentacin del operacional, a
esto se le llama PSRR (power supply rejection ratio, relacin de rechazo a la
fuente de alimentacin). La PSRR es la variacin del voltaje de offset respecto a la
variacin de los voltajes de alimentacin,expresada en dB. Se calcula como sigue:
Corrientes
Aqu hay dos tipos de corrientes que considerar y que los fabricantes suelen
proporcionar:
IOFFSET = | I
Idealmente ambas deberan ser cero.

Caracterstica tensin-frecuencia
Al A.O. tpico tambin se le conoce como amplificador realimentado en tensin
(VFA). En l hay una importante limitacin respecto a la frecuencia: El producto de
la ganancia en tensin por el ancho de banda es constante.
Como la ganancia en lazo abierto es del orden de 100.000 un amplificador con
esta configuracin slo tendra un ancho de banda de unos pocos Hercios. Al
realimentar negativamente se baja la ganancia a valores del orden de 10 a cambio
de tener un ancho de banda aceptable. Existen modelos de diferentes A.O. para
trabajar en frecuencias superiores, en estos amplificadores prima mantener las
caractersticas a frecuencias ms altas que el resto, sacrificando a cambio un
menor
valor
de
ganancia
u
otro
aspecto
tcnico.

Capacidades
El A.O. presenta capacidades (capacitancias) parsitas, las cuales producen una
disminucin de la ganancia conforme se aumenta la frecuencia.
Deriva trmica
Debido a que una unin semiconductora vara su comportamiento con la
temperatura, los A.O. tambin cambian sus caractersticas, en este caso hay que
diferenciar el tipo de transistor en el que est basado, as las corrientes anteriores
variarn de forma diferente con la temperatura si son bipolares o JFET.
Espejo de corriente
Figura 1.13. Espejo de corriente.

En electrnica, un espejo de corriente es una configuracin con la que se pretende
obtener una corriente constante, esto es, una fuente de corriente. Esta
configuracin consta de dos transistores, idealmente idnticos, y una resistencia o
potencimetro, si se quisiera regular el circuito en el caso que los transistores no
fueran idnticos. En la figura 1.13 se muestra el esquema bsico de un espejo de
corriente.
La Intensidad que circula en R1 est dada por:
IR1 = IC1 + IB1 + IB2
Donde IC1 es la intensidad del colector de Q1, IB1 es la intensidad de base de Q1,
IB2 es la intensidad de base de Q2.
La intensidad de colector de Q1 viene dada por la ecuacin:

IC1 = 0IB1
Donde 0 es la ganancia de intensidad de
idealmente idnticos, la de Q2 ser:
Q1.
Si Q1
y Q2 son
donde VA es debida al efecto

Early.
Desde que VBE1 = VBE2 y Q1 y Q2 son idnticos, IB1 = IB2. La intensidad de
colector de Q2 ser entonces dado por:
Si 0 >
entonces:
>
1,
Se obtiene as una precisin superior a la obtenida con circuitos ms complejos,

como los Widlar, de Wilson o Cascodo.
El espejo de corriente se usa en los circuitos integrados porque es una forma
conveniente de crear fuentes de corriente y cargas activas. La ventaja de utilizar
espejos de corriente es la del incremento en la ganancia de tensin y en
el rechazo al modo comn (CMRR).
Figura 1.14. Espejo de corriente implementado con transistores bipolares tipo

NPN usando una resistencia para fijar la intensidad de referencia I REF ;
V CC = Tensin de entrada

REGLAS DE DISEO
INTRODUCCIN
La MICROELECTRNICA se puede definir como el conjunto de ciencias y
tcnicas con las que se realizan y fabrican circuitos electrnicos sobre una
pastilla de un semiconductor, lo cual formar un circuito integrado (CI). Dentro de
estos circuitos integrados, podemos encontrar diferentes estrategias de diseo,
como pueden ser los circuitos integrados en los que se deben construir tanto las
puertas como las conexiones, denominados habitualmente ASICs (Application
Specific Integrated Circuits), circuitos programables en los que se encuentran ya
construidos todas las puertas y conexiones de tal forma que nicamente hay que
indicar cuales estn habilitadas mediante una programacin, denominados
dispositivos programables (un ejemplo de los cuales pueden ser las FPGAs,
(Field Programmbled Gate Arrays).
La divisin existente en los circuitos electrnicos tambin es vlida para la
Microelectrnica, es decir, podemos diferenciar entre Microelectrnica Analgica
y Digital, segn la naturaleza de las seales tratadas. No obstante, el auge de la
Microelectrnica surgi gracias a una propiedad de los sistemas digitales: la
jerarqua.
La propiedad de jerarqua es aquella por la cual un sistema puede estar
compuesto de bloques conectados entre s, de tal forma que dichos bloques son
independientes entre s y de su conexin.
A pesar de que un circuito analgico tambin puede ser construido por una serie
de bloques conectados entre s; estos bloques no sern independientes de su
conexin (e incluso su situacin en la base del semiconductor) debido a la
naturaleza real de las seales analgicas (pueden tener un rango infinito de
valores). En cambio, el carcter digital de las seales de los sistemas digitales
provee dicha independencia y as la posibilidad de desarrollar un sistema
completamente jerrquico. A modo de ejemplo, podemos ver en la figura 1.15
dos ASICs: el caso (a) sera un diseo analgico; y el caso (b) sera un diseo
digital. En el caso analgico podemos ver unas estructuras formadas por los
mismos bloques dispuestas de una manera especial (parecida a una
circunferencia). Bien, esta disposicin no es aleatoria sino que debe ser as para
garantizar el mismo comportamiento en todos los bloques. En cambio, en el
circuito digital podemos apreciar bloques comunes, cuya disposicin obedece
nicamente a con- tribuir a que el sistema completo sea lo ms compacto
posible.

En la figura podemos apreciar una clasificacin de los sistemas digitales desde

un punto de vista jerrquico. Segn dicho esquema los sistemas digitales se
pueden representar desde bloques de muy alto nivel, como pueden ser
procesadores y/o memorias, hasta un circuito integrado, el chip.
Normalmente en el campo digital se suele utilizar un proceso de diseo topdown, en el cual partimos de las especificaciones de ms alto nivel, y llegamos al
circuito integrado pasando por todos los niveles de jerarqua. Dentro de este
proceso podemos distinguir dos fases bien diferenciadas.
(a)
(b)
Figura 1.15. Ejemplos de diseos microelectrnicos (a) analgicos y (b) digitales.

En la primera fase se obtiene el circuito lgico a partir de descripciones de alto
nivel. El resultado de esta fase ser un diagrama o una descripcin de en un HDL
(Lenguaje de
Descripcin de Hardware) con las conexiones de puertas,
registros, etc., es decir, bloques abstractos en funcin del nivel en el que nos
encontremos.
En la segunda fase, se construirn los bloques mencionados anteriormente
segn una familia lgica, de tal forma que estn completamente determinados el
tamao, la forma y la estructura interna de cada uno de los bloques. En esta
fase, el diseador debe obtener los diferentes esquemas a nivel de transistores
(movindonos en el nivel elctrico); y a partir del cual se obtendr el layout del
circuito (movindonos en el nivel geomtrico).
El layout se puede definir como una representacin fsica de un circuito
electrnico que est sujeto a limitaciones derivadas del proceso de integracin, el
flujo de diseo y requerimientos de prestaciones.
Una vez que tenemos un layout correcto, se pasa a la foundry (que es la fbrica

encargada de obtener el circuito fsico) para que lleve a cabo todos los procesos
de integracin. La correccin del layout se debe llevar a cabo en un doble
sentido:
Una verificacin funcional, en la cual ha de verificarse que las capas

incluidas en el layout, as como su distribucin, sean equivalentes al esquema
elctrico de partida. Dicha verificacin se suele conocer como LVS (Layout
Versus Schematic)
Una verificacin geomtrica, en la cual ha de verificarse que las capas de un

determinado material estn lo suficientemente separadas como para que, al
finalizar el proceso de integracin, dichas capas estn realmente separadas.
Dicha verificacin se suele conocer como DRC (Design Rules Checking). Esta
verificacin es lo suficientemente importante como para que la foundry vuelva a
realizarla para evitar fallos.
Por lo tanto nos vamos a centrar en los niveles elctricos y geomtricos, por ser
aquellos en los que la accin del diseador es importante.
Figura 1.16.Clasificacin jerrquica de los sistemas digitales.

PROCESOS DE DISEO
La fabricacin de un circuito integrado consiste de una serie de pasos en un
orden especfico. El material base de los circuitos integrados es una oblea o disco
de semiconductor.
La tecnologa ms desarrollada es la basada en silicio (Si), aunque tambin
existen tecnologas a base de otros semiconductores como arseniuro de galio
(GaAs) o germanio y silicio (SiGe). No obstante, todas las tecnologas siguen
unos pasos similares. El semiconductor no est en equilibrio elctricamente, sino
que unas cantidades controladas de impurezas son aadidas para dotar al cristal
de las propiedades elctricas requeridas. Dichas impurezas pueden ser
donadores (cargados elctricamente con signo negativo), que se corresponden al
tipo n; o aceptoras (cargadas elctricamente con signo positivo), que
corresponden al tipo p. En funcin del tipo de estas impurezas podemos
encontrarnos con diferentes tipos de procesos:
Procesos de n-well (utilizado principalmente en Europa) en el que el dopado

de la oblea es de tipo p.
Procesos de p-well (utilizado principalmente en Estados Unidos) en el que el

dopado de la oblea es de tipo n.
Procesos de well gemelos (el cual se est extendiendo cada vez ms) en el
que el signo del dopado de la oblea no tiene demasiada importancia ya que se
van a generar los dos tipos de well (n-well y p-well).
Como los tres tipos de procesos son similares, nos vamos a centrar en uno de
ellos, en particular en el proceso de n-well. Dicho proceso se muestra en la figura
1.17, ms concretamente la oblea sera el paso (a).
La primera mscara define el n-well (figura 1.17b). Esta zona, el n-well, es el
lugar en el que se van a implementar los transistores PMOS. En esta etapa
tambin se depositan capas de xido grueso (denominado de campo), SiO2,
para separar cada una de las regiones (figura 1.17c).
La siguiente capa que se deposita es la llamada xido de puerta (o fino), la cual
se obtendr por el crecimiento de las zonas de xido de campo (figura 1.17d).
Dicha capa constituir con el polisilicio el terminal de puerta de los transistores.
Una vez que se ha depositado el xido de puerta, se coloca el polisilicio (figura
1.17e) y se despeja el resto de xido de puerta para permitir la creacin de los
terminales de fuente y drenador (figura 1.17f).
El siguiente paso es difundir los terminales de fuente y drenador de los
transistores NMOS (figura 1.17g), y seguidamente los terminales
correspondientes a los transistores PMOS (figura 1.17h). Tambin se crean los
contactos con las zonas de polarizacin: regiones n+ sobre el n-well, y regiones

p+ sobre el resto del CI.

Una vez creadas las diferentes regiones n+ y p+, se pasa a la insercin de la
primera capa de metal (figura 1.17i). El contacto fsico de este material (por lo
general aluminio, aunque se est probando con cobre en los ltimos tiempos)
con el polisilicio y las zonas de difusin provocar un contacto elctrico. No
obstante hay que indicar que aquellas zonas en las que no se requiere contacto,
haban sido ocupadas con xido de campo evitando de esta forma el contacto.
Figura 1.17. Pasos del proceso de fabricacin de un circuito CMOS con el proceso de nwell.

Para la segunda (y restantes capas) capa de metal (figura 1.17j) se coloca una
nueva capa de xido de campo por todo el CI excepto en los lugares donde
exista un contacto entre la capa actual y la anterior. Despus se deposita la capa
de metal en los lugares correspondientes. Cabe destacar que el material de
todas las capas de metal existentes, en la tecnologa utilizada, es el mismo, es
decir, aluminio (o cobre).
En todos estos pasos podemos distinguir dos tipos de acciones: crear zonas de
difusin y de well, que alterar la composicin interna de la oblea; y la deposicin
de material sobre la oblea. La primera accin se puede conseguir a travs de dos
proceso diferentes: difusin e implantacin inica.
El proceso de difusin consiste en depositar sobre la oblea un material

desde el cual obtener las impurezas deseadas y calentarla oblea a una
temperatura elevada. De esta forma, los espacios intersticiales del semiconductor
aumentan, y as las impurezas pueden ocupar estos espacios.
El proceso de implantacin inica consiste en bombardear la oblea con

las impurezas que se quieren difundir. Dicha difusin slo se producir en las
zonas que no se encuentren protegidas por una mscara de material.
En cuanto a la segunda accin, el proceso ms utilizado es la fotolitografa. Dicha
tcnica consiste en depositar por todo el circuito una capa de material en cuestin
(polisilicio o metal, tambin se utiliza con el xido para separar las
diferentes capas, pero dicho proceso es transparente para el diseador, la
nica accin del diseador en esta capa son los contactos en los que no debe
haber dicha capa de xido), y encima de ella una mscara fotorresistiva, la cual
evitar la prdida del material que se encuentre bajo ella. Despus de haber
eliminado el material sobrante del circuito, se elimina la mscara dejando el
circuito preparado para una nueva capa.
Por lo tanto, para cualquiera de los procesos anteriores, es necesario conocer y
verificar una serie de caractersticas geomtricas como son el tamao del
material depositado sobre el circuito. Dichas caractersticas son denominadas
reglas de diseo, y gracias a ellas se asegura que los dispositivos descritos en el
layout estarn en el circuito fsico. Si algunas de estas reglas son violadas no se
asegura la correcta creacin del circuito electrnico.
A modo de ejemplo veamos una porcin de un fichero de reglas de diseo para
una tecnologa CMOS estndar de 0.12 m en la figura 1.18. En l podemos ver
las diferentes capas con las reglas geomtricas correspondientes a cada una de
ellas. Es interesante notar que las dimensiones estn referenciadas a un
parmetro, lambda, para que la portabilidad de dichas reglas a otras tecnologas
sea ms sencilla. En dicho fichero, que lo utiliza la herramienta Microwind,
podemos distinguir tres partes en cada lnea: la referencia de la regla, la

dimensin mnima que se ha de verificar (en trminos de lambda) y un breve

comentario sobre dicha regla.
Tambin se suele adjuntar un esquema en el que se muestran
de forma grfica las diferentes reglas. En este caso particular nicamente se
muestran las reglas del nwell, reas activas o difusiones y del polisilicio.
NAME CMOS 0.12m - 6 Metal
*
lambda = 0.06 (Lambda is set to half the
gate size)
*
* Design rules associated to each layer
*
* Well
*
r101 = 10 (well width)
r102 = 11 (well spacing)
*
* Diffusion
*
r201 = 4 (diffusion width)
r202 = 4 (diffusion spacing)
r203 = 6 (border of nwell on diffp)
r204 = 6 (nwell to next diffn)
r205 = 0 (diffn to diffp)
*
* Poly
*
r301 = 2 (poly width)
r302 = 2 (gate length)
r303 = 4 (high voltage gate length)
r304 = 3 (poly spacing)
r305 = 1 (spacing poly and unrelated diff)
r306 = 4 (width of drain and source diff)
r307 = 3
*
* Poly 2
*
r311 = 2
r312 = 2
*
* Contact
r401 = 2
r402 = 4
r403 = 1
r404 = 1
r405 = 1
r406 = 2
r407 = 1
*
* metal
r501 = 3
r502 = 4
r510 = 16
* via
r601 = 2
r602 = 4
r604 = 1
r605 = 1
* metal 2
r701 = 3
r702 = 4
r710 = 16
(extra gate poly)
(poly2 width)
(poly2 spacing)
(contact width)
(contact spacing)
(metal border for contact)
(poly border for contact)
(diff border for contact)
(contact to gate)
(poly2 border for contact)
(metal width)
(metal spacing)
(minimum surface)
(Via width)
(Spacing)
(border of metal)
(border of metal2)
(Metal 2 width)
(minimum surface)

Figura 1.18. Reglas de diseo de un proceso CMOS en tecnologa de 0.12 m.

TCNICAS DE DISEO MICROELECTRNICO
De forma previa a la creacin de un layout, debemos conocer la estructura
a nivel de transistores del circuito, para lo cual debemos descender al
nivel de jerarqua elctrico.
Las tcnicas de diseo no son ms que unos procedimientos para
desplazarnos a travs de los diferentes niveles de jerarqua del circuito.
En funcin del sentido del movimiento tenemos flujos top-down, que van
desde el nivel superior al inferior, y flujos bottom-up, que van del nivel
inferior al superior.
El flujo de diseo top-down parte de una descripcin global del sistema
(sin precisar las diferentes partes que lo forman ni especificaciones
cuantitativas); para a partir de dicha descripcin ir refinando cada vez ms
las diferentes partes.
El flujo de diseo bottom-up parte de unas especificaciones muy
detalladas para realizar las diferentes partes del sistema, las cuales sern
conectadas
entre
s
con
posterioridad.

En el caso de diseo, el flujo ms utilizado es el top-down, ya que cuando la

descripcin es compleja las especificaciones detalladas son muy difciles de
cumplir; por lo tanto, nos centraremos en el primero. En la figura 1.19 se
muestra el procesos en el flujo de diseo top-down.
Figura 1.19. Procesos en el flujo de diseo top-down.
El flujo de diseo tratar de pasar desde el nivel superior del dominio de

comportamiento al nivel inferior del dominio fsico pasando por el dominio
estructural. Veremos todo este paso con el ejemplo de un multiplicador,
mostrado en la figura 1.20. El nivel superior estar compuesto por algoritmos (en
su dominio de comportamiento) o por procesadores, memorias y/o buses (en su
dominio estructural). En nuestro caso particular necesitaremos un procesador
dedicado y un controlador (que no sera ms que otro procesador dedicado);
mientras que el dominio de comportamiento estara descrito por cualquiera de
los algoritmos de multiplicacin disponibles, por ejemplo la multiplicacin por
sumas sucesivas. Obviamente, el punto de partida sera el algoritmo, ya que el
conjunto procesador-controlador no nos suministra la suficiente informacin para
continuar.

En el siguiente nivel, el comportamiento estara descrito por un diagrama ASM

en el cual estaran descritas todas las operaciones as como la secuencia en la
que se han de realizar dichas operaciones. En dicho nivel se tiene la informacin
suficiente para que la descripcin estructural sea lo suficientemente precisa para
que tenga un sentido lgico. Por lo tanto, en este nivel se suele realizar el
proceso de sntesis.
El proceso de sntesis se puede definir como el proceso por el cual se pasa del
dominio de comportamiento al estructural siguiendo una serie de restricciones.
En la figura 1.20 slo mostramos el esquema correspondiente al procesador. De
hecho, para no saturar la figura, slo se ha considerado una celda para
descender de nivel en la jerarqua.
Una vez que tenemos los elementos de procesado del nivel RTL, debemos
implementarlo con puertas lgicas y biestables. El comportamiento de este nivel
estara descrito a partir de ecuaciones lgicas (booleanas) y diagramas de
estado; no obstante, la complejidad (en cuanto al nmero de componentes) de
este nivel es lo suficientemente grande como para que el sistema de estas
ecuaciones sea intratable. Como ejemplo mostramos como estara formado el
registro acumulador con las condiciones de habilitacin y reset sncrono.
En el siguiente nivel se obtendr la estructura elctrica de los componentes
lgicos: puertas y biestables; para ello, se elegir la familia lgica que mejor se
adapte a las especificaciones. En el ejemplo se ha considerado una familia
lgica CMOS esttica.
Por ltimo, se debe pasar de este esquema a nivel de transistores al layout en el
cual se indicarn las capas que se necesitan as como su forma y tamao.

Algoritmos
Procesador
G
U/D
L
CNT
Diagrama ASM
R
G
Ecuaciones lgicas
y ecuaciones de estado
Controlador
R
G
D0
REG
Q
Dn
DQ
DQ
Q0
Ecuaciones elctricas
Ecuaciones de campo elctrico
Figura 1.20. Diferentes pasos del flujo de diseo top-down
Qn

Un flujo de diseo ampliamente utilizado es el mostrado en la figura 1.21. En l

podemos distinguir los siguientes pasos:
partimos de una descripcin informal del comportamiento deseado del

circuito que queremos disear.
A partir de esta descripcin, generaremos una descripcin en un lenguaje

de descripcin de hardware (como puede ser VHDL). Dicha descripcin puede
ser a nivel de comportamiento o directamente a nivel de estructura; no obstante,
lo usual es obtener una descripcin a nivel de comportamiento que con los
algoritmos adecuados proporcionar una descripcin a nivel de estructura.
Esta estructura es traducida a componentes de niveles inferiores en la

jerarqua como son las puertas lgicas y biestables.
Las puertas lgicas son diseadas o elegidas de una librera de celdas

(ya se ver posteriormente la diferencia) hasta el nivel fsico o layout.
Con estos layout se har una planificacin del espacio para poder
determinar el lugar en el que se colocarn las diferentes celdas.
Una vez que se han colocado todas las celdas, se realizar el

conexionado de todos los nodos del circuito.
En el proceso anterior no se ha comentado nada sobre ninguna estrategia a la
hora de pasar de un nivel a otro. Realmente, las nicas diferencias se encuentran
en las dos ltimas etapas: el nivel elctrico y fsico. Todas las estrategias se
pueden dividir en dos grandes grupos:
Circuitos full-custom o completamente a medida. En este caso, como su

propio nombre indica, todas las puertas son realizadas por el diseador de tal
forma que se obtenga una mejor adaptacin a las especificaciones del diseo.
Esta realizacin propia ser a nivel elctrico (esquema de transistores con las
dimensiones especficas) y fsico (layout, que podemos crear layouts diferentes
para una misma celda con el fin de que encaje mejor en el circuito reduciendo el
rea ocupada).
Circuitos semi-custom o semi-medida. En este caso, se utiliza una

librera de celdas que impone el esquema a nivel elctrico y el layout de los
diferentes componentes. La nica libertad que le queda al diseador en estos
niveles es la colocacin de las celdas en el layout final (siempre y cuando se
cumplan una serie de restricciones, como es su colocacin en hileras). El destino
de esta estrategia puede ser un circuito integrado, denominado entonces basado
en celdas, o un dispositivo programable, denominado entonces basado en
matrices.
Figura 1.21. Flujo de diseo.

Como es obvio, ambas estrategias tendrn caractersticas diferentes. As los
circuitos full-custom son los que presentan mejores prestaciones a costa de un
mayor tiempo de diseo, debido a la realizacin de todas las celdas. Por el
contrario, los circuitos semi-custom mejoran los tiempos de diseo a costa de un
empeoramiento en las prestaciones. Dentro de los circuitos semi-custom, aquellos
basados en matrices son los que tienen un tiempo de diseo menor ya que no es
necesaria el proceso de integracin ya que se dispone del dispositivo, que con un
proceso de programacin adquirir el comportamiento adecuado. Luego, no
podemos encontrar el circuito ideal en el que se optimicen simultneamente el
tiempo de diseo y sus prestaciones, por lo que hay que llegar a un compromiso
para decidir la estrategia con la cual abordar la tarea de diseo.

El Amplificador Operacional y Tecnicas de Diseno Microelectronico

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

El Amplificador Operacional y Tecnicas de Diseno Microelectronico

Caricato da

Copyright:

Formati disponibili

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

ESCUELA DE CIENCIAS BSICAS, TECNOLOGA E INGENIERA

AMPLIFICADOR OPERACIONAL IDEAL

Figura 1.3. Amplificador operacional ideal

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Las terminales de alimentacin pueden recibir diferentes nombres, por ejemplo en

COMPORTAMIENTO EN ALTERNA (AC)

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Figura 1.4. Amplificador comparador

Esta es una aplicacin sin la realimentacin. Compara entre las dos

Es aquel circuito que proporciona a la salida la misma tensin que a la

Figura 1.5. Amplificador seguidor

Se usa como un buffer, para eliminar efectos de carga o para adaptar

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Figura 1.6. Amplificador inversor

El anlisis de este circuito es el siguiente:

Para el resto de circuitos el anlisis es similar.

Por lo cual podemos controlar la impedancia de entrada mediante la eleccin de

Esta configuracin es una de las ms importantes, porque gracias a esta

Figura 1.7. Amplificador No inversor

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Figura 1.8. Sumador inversor

La salida est invertida

La expresin se simplifica bastante si se usan resistencias del mismo

Figura 1.9. Restador

Para resistencias independientes R 1,R2,R3,R4:

Igual que antes esta expresin puede simplificarse con resistencias

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Figura 1.10. Integrador ideal

Integra e invierte la seal (V in y Vout son funciones dependientes del

V inicial es la tensin de salida en el origen de tiempos

Nota: El integrador no se usa en la prctica de forma discreta ya que cualquier

Figura 1.11. Derivador ideal

Deriva e invierte la seal respecto al tiempo

Este circuito tambin se usa como filtro

NOTA: Es un circuito que no se utiliza en la prctica porque no es estable, esto se

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Figura 1.12. Diagrama electrnico del operacional 741.

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Ganancia en lazo abierto. Indica la ganancia de tensin en ausencia de

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Donde T 0 es una temperatura de referencia.

Idealmente ambas deberan ser cero.

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Figura 1.13. Espejo de corriente.

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

donde VA es debida al efecto

Se obtiene as una precisin superior a la obtenida con circuitos ms complejos,

Figura 1.14. Espejo de corriente implementado con transistores bipolares tipo

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

En la figura podemos apreciar una clasificacin de los sistemas digitales desde

Figura 1.15. Ejemplos de diseos microelectrnicos (a) analgicos y (b) digitales.

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Una verificacin funcional, en la cual ha de verificarse que las capas

Una verificacin geomtrica, en la cual ha de verificarse que las capas de un

Figura 1.16.Clasificacin jerrquica de los sistemas digitales.

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

Procesos de n-well (utilizado principalmente en Europa) en el que el dopado

Procesos de p-well (utilizado principalmente en Estados Unidos) en el que el

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

p+ sobre el resto del CI.

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD