Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
MARCO TEORICO
1. ALGUNOS CONCEPTOS FUNDAMENTALES
Las instrucciones que constituyen un programa que debe ejecutar
una computadora se cargan enlocalizaciones secuenciales de su
memoria principal.Para ejecutar este programa la CPU trae una
instruccin por vez y realiza las funciones especificadas. Las
instrucciones se traen por medio de localizaciones efectivas de la
memoria hasta la ejecucin de una ramificacin o de una
instruccin de salto. La CPU lleva un control de la direccin de la
localizacin de la memoria de la siguiente instruccin, por medio
del empleo de un registro de la CPU especial al que se denomina
contador de programa (PC). Despus de traer una instruccin, el
contenido del PC se actualiza para apuntar a la siguiente
instruccin de la secuencia.
Considrese, para simplificar, que cada instruccin ocupa una
palabra de la memoria. Por lo tanto, la ejecucin de una instruccin
requiere que la CPU realice los siguientes tres pasos:
1 . Traer el contenido de la localizacin de la memoria a la que
apunte el PC. Interpretar el contenido de esta localizacin como
una instruccin que debe ejecutarse. Por lo tanto, almacenarla en
el registro de instruccin (IR: Instruction Register). En forma
simblica esto puede escribirse como:
IR [[PL]]
Incrementar el contenido del PC en l.PC [PC] + I
Realizar las acciones especificadas por la instruccin almacenada
en el IR.
Obsrvese que en aquellos casos en que una instruccin ocupa
ms de una palabra, los pasos 1 y 2 pueden repetirse tantas veces
como sea necesario para traer la instruccin completa. Por lo
general a estos dos pasos se les conoce como fase de trada,
mientras que el paso 3 constituye la fase de ejecucin.
2
MAR [R1]
3.
Leer
4.
5.
R2 [MDR]
La duracin del paso tres depende de la velocidad de la memoria
utilizada. Por lo general, el tiempo necesario para leer una palabra
de la memoria es ms prolongado que el tiempo requerido para
realizar cualquier operacin nica dentro de la CPU. Por lo tanto, el
tiempo general de la ejecucin de una instruccin puede disminuir
si la secuencia de operaciones est organizada de manera tal que
otra funcin til se realice dentro de la CPU mientras espera que la
memoria responda. Resulta obvio que slo las funciones que no
requieran del empleo del MDR o del MAR podrn realizarse durante
este tiempo. Tal situacin se presenta durante la fase de trada
desde la memoria. Como pronto se ver, el PC puede
incrementarse mientras se espera que se complete la operacin de
Leer. En el anlisis anterior se ha presentado un ejemplo de la
forma en que la transferencia de datos entre dos dispositivos puede
tener lugar, en este caso la CPU y la memoria principal. El
mecanismo de transferencia en que un dispositivo inicia la
transferencia (solicitud de Leer) y espera hasta que el otro
dispositivo responda (seal MFC) se denomina transferencia
asncrona. Puede verse con facilidad que este mecanismo permite
transferir datos entre dos dispositivos independientes que tengan
velocidades diferentes de operacin. Un esquema opcional que se
encuentra en algunas computadoras utiliza transferencias
sncronas. En este caso, una de las lneas de control del bus
transporta los pulsos de un reloj que funciona continuamente con
una frecuencia fija. Estos pulsos proporcionan seales de
temporizacin a la CPU y a la memoria principal. En cada ciclo del
reloj se completa una operacin de la memoria. Adems los
instantes en que la direccin se coloca en las lneas de direccin y
los datos se cargan en el MDR son fijos en relacin con los pulsos
del reloj. El esquema de bus sncrono lleva a un implante ms
simple. Sin embargo, no puede aceptar dispositivos de velocidades
muy variadas, si no se reduce la velocidad de todos los dispositivos
a la del ms lento. En el resto del anlisis de la operacin de la
CPU, se considerar que se emplea un bus de memoria asncrono.
MAR [R1]
3.
MDR [R2]
4.
Escribir
5.
5. Controladores fijos
Considrese la secuencia de seales de control dada en la figura 8.
Resulta obvio que se requieren ocho lapsos que no se encimen para
la ejecucin adecuada de la instruccin representada por esta
secuencia. Cada lapso debe tener una duracin suficiente al menos
para que sucedan las funciones especificadas en el paso
correspondiente. Por el momento, considrese que todos los lapsos
son de igual duracin. Por lo tanto, es posible implantar el control
necesario con el empleo de un contador manejado por un reloj,
segn se muestra en la figura 10. Cada estado o cuenta de este
contador corresponde a uno de los pasos de las figuras 8 y 9. Por lo
tanto, las seales de control necesarias estn determinadas en
forma nica por la siguiente informacin:
CONCLUSIONES
BIBLIOGRAFIA
1. www.cpu.com.pe
2. www.informatica.pe
3. www.estudiodelainformaticca.com.pe
4. www.blogsdecpu.com
5. www.estudiocpu.com
6. www.shidksmcpu.com
7. www.blogsdesarrollocpu.com.pe