Contador Asncrono

1. Introduccin
Qu vamos a hacer en este laboratorio?
En este laboratorio vamos a armar un circuito contador asncrono, que nos entregara en
las salidas los nmeros del 0 al 15 en cdigo binario, es decir con puros 0 y 1.
Cmo vamos a hacer este laboratorio?
Lo primero que debemos hacer es analizar los flip-flops JK, y comprender en qu estado
queremos que estos funcionen. Luego tambin debemos tomar en cuenta el Trigger o
seal de reloj que mandaremos. Para mandar la seal de reloj utilizaremos un integrado
555 en modo astable, que nos mandara pulsos con tiempos T1 y T2 que nosotros
controlaremos segn los valores que usemos en nuestros componentes.
Para qu vamos a hacer este laboratorio?
Este laboratorio nos servir para comprender de mejor manera el comportamiento de los
flip-flops cuando se quieren armar contadores y el armado de estos, tomando en cuenta
los pulsos de reloj que nunca antes los habamos utilizado.
2. Fundamento Terico
Flip-Flops JK.

Como puede verse en el smbolo del flip-flop J-K, este posee dos salidas
complementarias Q y Q al igual que el flip-flop R-S.
Las caractersticas del flip-flop J-K son las siguientes:
(1) Cuando J=1 y K=1, al ir la entrada de la terminal de reloj C (clock) de 1 a 0 nada
ocurre y el flip-flop J-K retiene el estado que posea anteriormente.
(2) Cuando J=1 y K=0, al ir la entrada C de 1 a 0 el flip-flop J-K tomar el estado Q=1
independientemente del estado en el que se encontraba anteriormente.
(3) Cuando J=0 y K=1, al ir la entrada C de 1 a 0 el flip-flop J-K tomar el estado Q=0
independientemente del estado en el que se encontraba anteriormente.

(4) Cuando J=0 y K=0, al ir la entrada C de 1 a 0 el flip-flop J-K tomar un estado opuesto
a aqul en el cual se encontraba anteriormente. Esto quiere decir que si antes de la
transicin en la terminal C de 1 a 0 el flip-flop J-K se encontraba en el estado Q=1,
entonces tomar el estado Q=0 despus de la transicin. Asimismo, si se encontraba en
el estado Q=0 antes de la transicin, entonces tomar el estado Q=1 despus de la
transicin.
Obsrvese que la transicin de 0 a 1 en la terminal C no produce efecto alguno en la
salida Q. Unicamente la transicin de 1 a 0 es la que puede producir efecto alguno.
Puesto que es una cada de 1 a 0 o una transicin negativa la que produce esta accin,
este flip-flop J-K es reconocido como uno accionado por una seal de reloj negativa en la
terminal de reloj (clock).
Existen tambin en el mercado flip-flops J-K en los cuales la transicin que produce la
accin en la terminal de salida Q es una transicin positiva de 0 a 1 y no la transicin
negativa de 1 a 0 (precaucin: aqu no hay voltajes negativos involucrados). Estos flipflops J-K son conocidos en el mercado como flip-flops accionados por una seal de reloj
positiva.
Obsrvese cuidadosamente que es nicamente una transicin en la terminal C la que
puede producir accin alguna a la salida del flip-flop J-K. Si la entrada en la terminal C
permanece constante, cualesquier variacin en las terminales J yK no podr producir
efecto alguno en la salida Q del flip-flop J-K.
Existen dos entradas adicionales en el biestable o flip flop JK muy importantes:
La entrada PRESET (poner), que sirve para poner directamente en el biestable un 1 en
la salida Q
La entrada CLEAR (borrar), que sirve para poner en 0 en la salida Q.
Estas entradas son asincrnicas, lo que significa que tendrn efecto sin importar el estado
del reloj y/o las entradas J y K. Es importante no activar simultneamente estas dos
entradas. Importante: Los biestable pueden TENER o NO TENER una pequea burbuja
(esfera, bolita) en las entradas PRESET o CLEAR.
Cuando NO la tienen significa que la seal es activa cuando est en nivel ALTO.
Cuando SI la tienen significa que la seal es activa cuando est en nivel BAJO.
El diagrama completo del biestable JK ser como se muestra en el diagrama siguiente:

Tabla de verdad del Flip Flop JK:

De la tabla de verdad anterior se puede ver que las entradas CLEAR (CLR) y PRESET
son activas en bajo (ver la pequea esfera en estas entradas) y se imponen en la salida Q
sin importar el estado del reloj y de las entradas J y K. (ver las entradas J, K y el reloj con
una X). Para que las entradas J y K y el reloj sean funcionales, las entradas Clear y
Preset deben de estar en nivel alto (no activas), entonces:
Memorizar: Con J = 0 y K = 0, hay un estado de memoria o retencin (mantiene la salida
que tena antes de que las entradas hayan cambiado).
Reset: Con J = 0 y K = 1, se pode en Q un 0 y Q en un 1.
Set: Con J = 1 y K = 0, se pode en Q un 1 y en Q un 0.
Bascular: Con J = 1 y K = 1, el biestable bascula pasando de un nivel a otro (0 a 1 o 1
a 0).
Lo anterior slo tiene efecto en el momento en que el pulso de reloj est en el flanco
descendente o posterior (ver la flecha en la columna Reloj)
El integrado que se utilizara en este laboratorio es el 74LS73, que consta de los
siguientes pines:

Como nuestro integrado tiene pide una entrada en CLEAR es necesario colocar estos
pines en 1, ya que de lo contrario el circuito no funcionara.
555.
El temporizador IC 555 es un circuito integrado (chip) que se utiliza en la generacin de
temporizadores, pulsos y oscilaciones. El 555 puede ser utilizado para proporcionar
retardos de tiempo, como un oscilador, y como un circuito integrado flip flop. Sus
derivados proporcionan hasta cuatro circuitos de sincronizacin en un solo paquete.
Pines del 555:

Descripcin de las conexiones: GND (normalmente la 1): es el polo negativo de la

alimentacin, generalmente tierra (masa).
Disparo (normalmente la 2): Es donde se establece el inicio del tiempo de retardo
si el 555 es configurado como monoestable. Este proceso de disparo ocurre
cuando esta patilla tiene menos de 1/3 del voltaje de alimentacin. Este pulso
debe ser de corta duracin, pues si se mantiene bajo por mucho tiempo la salida
se quedar en alto hasta que la entrada de disparo pase a alto otra vez.
Salida (normalmente la 3): Aqu veremos el resultado de la operacin del
temporizador, ya sea que est conectado como monoestable, estable u otro.
Cuando la salida es alta, el voltaje ser el voltaje de alimentacin (Vcc) menos 1.7
V. Esta salida se puede obligar a estar en casi 0 voltios con la ayuda de la patilla
de reinicio (normalmente la 4).
Reinicio (normalmente la 4): Si se pone a un nivel por debajo de 0.7 Voltios, pone
la patilla de salida a nivel bajo. Si por algn motivo esta patilla no se utiliza hay que
conectarla a alimentacin para evitar que el temporizador se reinicie.
Control de voltaje (normalmente la 5): Cuando el temporizador se utiliza en el
modo de controlador de voltaje, el voltaje en esta patilla puede variar casi desde
Vcc (en la prctica como Vcc -1.7 V) hasta casi 0 V (aprox. 2 V menos). As es
posible modificar los tiempos. Puede tambin configurarse para, por ejemplo,
generar pulsos en rampa.
Umbral (normalmente la 6): Es una entrada a un comparador interno que se utiliza
para poner la salida a nivel bajo.
Descarga (normalmente la 7): Utilizado para descargar con efectividad el
condensador externo utilizado por el temporizador para su funcionamiento.
Voltaje de alimentacin (VCC) (normalmente la 8): es la patilla donde se conecta el
voltaje de alimentacin que va de 4.5 V hasta 16 V.
El circuito integrado 555 posee dos modos de operacin, pero nosotros trabajaremos con
solo uno, en modo astable:

 Multivibrador Astable:

Este tipo de funcionamiento se caracteriza por una salida continua de forma de onda
cuadrada (o rectangular), con una frecuencia especifica. El resistor R1 est conectado a
la tensin designada como VCC y al pin de descarga (pin 7); el resistor R2 se encuentra
conectado entre el pin de descarga (pin 7), el pin de disparo (pin 2); el pin 6 y el pin 2
comparten el mismo nodo. Asimismo el condensador se carga a travs de R1 y R2, y se
descarga solo a travs de R2. La seal de salida tiene un nivel alto por un tiempo t1 y un
nivel bajo por un tiempo t2, esto debido a que el pin 7 presenta una baja impedancia a
GND durante los pulsos bajos del ciclo de trabajo.
El ciclo de trabajo presenta los estados alto y bajo, la duracin de los tiempos en cada
uno de los estados depende de los valores de R1, R2 (expresados en ohmios) y C (en
faradios), con base en las frmulas siguientes:

T 1=ln (2 )( R 1+ R 2 )C
T 2=ln ( 2 )R 2C
La frecuencia de oscilacin est dada por la frmula:

1
ln ( 2 )C( R 1+ 2R 2)

El periodo est dado por:

T=

1
f

Hay que recordar que el perodo es el tiempo que dura la seal hasta que sta se vuelve
a repetir (T2 + T1).
3. Desarrollo

1. Materiales a comprar:

Integrado 555
4 Resistencias de 150
1 Potencimetro de 10K
1 Resistencia de 2.2K
4 LEDS
2 Integrados 74LS73
Cablecillos
Capacitor de 47F
Protoboard

2. Esquema del contador a desarrollar:

3. Donde en las salidas colocaremos los LEDS protegiso por las resistencias de
150
4. Circuito completo a desarrollar:
9V

1
7
3

7
5

CLK
K

13

10

14
1

CLK
K

74LS73
Q

12

CLK
K

13

10

CLK
K

TH

2
GND

TR

CV

R1
10k

12

U3:B

DC
5

74LS73

U3:A

74LS73

U2:B

74LS73

U2:A

14
VCC

100

U1

RV1

6
555

R2

R3

R4

R5

220

220

220

220

C1
100u

4. Conclusiones

D1

D2

D3

D4

LED

LED

LED

LED