Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
CONTENIDO
1.
Introduccin............................................................................................................................... 3
2.
3.
2.1
2.2
2.3
2.4
2.5
2.5.1
2.5.2
3.2
3.2.1
3.2.1.1
3.2.1.2
Tiempo de conversin........14
3.2.2
3.2.3
3.2.3.1
5.
3.2.4
3.2.5
3.2.6
3.2.6.1
3.2.6.2
3.2.7
4.
4.2
4.3
Bibliografa .............................................................................................................................. 31
2|Pgina
1. Introduccin
Muchos equipos y dispositivos modernos requieren procesar las seales analgicas que
reciben y convertirlas en seales digitales para poder funcionar.
La mayor parte de informacin generada en el mundo fsico tiene un marcado carcter
analgico. Esto significa que la informacin experimenta una variacin continua, entre
ciertos lmites, a lo largo del tiempo. Por supuesto que tambin existen informaciones de
carcter digital, (todo-nada), si bien es cierto que su nmero es bastante inferior a las
informaciones analgicas.
Dada la gran sencillez tecnolgica que supone el tratamiento automtico de la informacin
digital, as como las numerosas mquinas que han surgido recientemente con dicho fin, en
muchos casos es necesario transformar la informacin analgica en otra equivalente de
carcter digital. Los sistemas que llevan a cabo esta transformacin se llaman convertidores
analgicos-digitales (A/D).
El resultado del procesamiento digital de la informacin est constituida por seales de
carcter digital, que en muchas ocasiones debern actuar y controlar cargas o actuadores
analgicos. Los sistemas encargados del cambio de la informacin digital a analgica se
denominan convertidores digitales-analgicos (D/A).
En la siguiente figura se muestra el esquema bsico del control automtico de un sistema
real. En l se puede comprobar el posicionamiento de los dos eslabones de la cadena en los
que la seal o informacin se convierte en digital y viceversa.
3|Pgina
4|Pgina
5|Pgina
6|Pgina
La respuesta del filtro debe ser plana hasta una frecuencia, como mnimo igual a fm, para caer
posteriormente de forma brusca a cero, antes de que la frecuencia alcance el valor de fs-fm.
2.4 Multiplexacin y Demultiplexacin
Mediante la aplicacin del teorema del muestreo, se pueden transmitir varias seales en el
tiempo por un mismo canal de comunicacin (canal de radiofrecuencia digital, dos
conductores elctricos, fibra ptica). Para lograrlo, es necesario muestrear varias seales
sucesivamente S1 S2.Sn y las seales muestreadas S1, S2..Sn, se las envan por el
canal de comunicacin, intercaladas en el tiempo. A este sistema de comunicacin, se le
denomina multiplexacin en el tiempo. Al otro extremo del canal, se deben separar las
distintas seales muestreadas, que fueron enviadas, proceso denominado
demultiplexacin, para luego pasarlas por un filtro pasa bajo y reconstruir las seales
originales.
La siguiente figura, nos muestra, en forma simplificada, el proceso de la multiplexacin y
demultiplexacin de seales elctricas:
7|Pgina
8|Pgina
2.5.1
Error de cuantificacin.
Para el caso donde la diferencia entre niveles de decisin es constante V= cte., el error de
cuantificacin tiene forma de diente de sierra, como lo muestra la figura anterior. El error de
cuantificacin ser tanto mayor, cuanto mayor sea el desnivel de los escalones de
cuantificacin. Por lo tanto para alcanzar un error menor, necesitamos recurrir a un elevado
nmero de niveles, con el consiguiente aumento del nmero de bits del cdigo digital de la
magnitud codificada, con la consiguiente complejidad de los circuitos.
9|Pgina
2.5.2
10 | P g i n a
11 | P g i n a
12 | P g i n a
13 | P g i n a
Donde n es el nmero de bits del contador y la frecuencia del reloj. Por tanto tarda ms
cuanta ms resolucin tenga el contador y menor sea la frecuencia del reloj.
3.2.2
14 | P g i n a
manera la salida del DAC (VA/D) se modifica hasta que se produce el cruce con Vo donde
detiene la cuenta.
Para un nuevo valor a convertir, ahora el contador no se reestablece a cero sino que parte de
su ltima cuenta, incrementndole o decrementndose, segn sea el nuevo valor de Vo
respecto a VA/D.
De esta manera, el tiempo de conversin en este convertidor, se reduce, respecto al de
escalera ascendente, pero seguir siendo variable, en funcin del valor a convertir. Como la
salida del DAC interno sigue a la entrada Vo, a menudo se le denomina ADC de
seguimiento. La figura 11 muestra un ADC de seguimiento de 8 bits.
Este tipo de circuito es el que se utilizara para medir temperatura permanentemente unida a
un panel digital. La salida va variando arriba o abajo segn como sea la lectura.
A fin de reducir el error inicial de las primeras conversiones suele fijarse el contador a media
escala, es decir, en 100000.
15 | P g i n a
3.2.3
16 | P g i n a
17 | P g i n a
18 | P g i n a
Aqu cabe una pregunta: Con que velocidad se debe muestrear una seal analgica, es decir
cuntas veces por unidad de tiempo es lo mnimo con que se requiere muestrear una seal
analgica? La teora propuesta por Nyquist establece que una seal de entrada variante con
el tiempo puede reproducirse con fidelidad si la velocidad de muestreo es por lo menos dos
veces tan alta como la mayor componente de la frecuencia de la seal.
19 | P g i n a
3.2.5
Convertidor Sigma-Delta.
Estos convertidores digitalizan la seal con una muy baja resolucin (1-bit) y con un ritmo
de muestreo muy elevado (MHz). Mediante el uso de tcnicas de sobremuestreo y filtros
digitales se pueden obtener resoluciones cercanas a los 20 bits. Este tipo de convertidores
son muy adecuados para conversiones donde la resolucin es un factor muy importante y
donde la frecuencia de las seales no es muy elevada, como puede ser el caso de utilidades
de audio.
En un convertidor sigma-delta la seal analgica de entrada se conecta a un integrador cuya
salida se compara con el voltaje de masa del sistema mediante un comparador. ste ltimo
acta como una ADC de 1-bit generando una salida binaria (+V o V) dependiendo de si la
salida del integrador es positiva o negativa. La salida del comparador pasa a travs de un flipflop tipo D (con una seal de reloj de alta frecuencia) y realimenta otro canal del integrador,
conduciendo a ste en la direccin de los 0V.
20 | P g i n a
Si la salida del integrador es positiva, el comparador se satura hacia +V (lo que representa un
1 digital). En el siguiente pulso de reloj este valor se encontrar a la salida del flip-flop y por
tanto siendo la entrada del segundo comparador, el cual tiene como voltaje de referencia un
valor superior a +V. Esto provoca una saturacin positiva del mismo enviando un valor
+V al integrador, tendiendo su salida en direccin negativa. Cuando el voltaje de salida del
integrador toma un valor negativo, el lazo de realimentacin enva una seal de correccin
negativa (-V) al integrador de forma que el mismo es conducido hacia un valor positivo. El
concepto de sigma-delta se puede resumir de la siguiente manera: El primer comparador
establece una diferencia (delta) entre la salida del integrador y 0V. El integrador suma
(sigma) la salida del comparador con la salida analgica de entrada.
3.2.6
Estos convertidores son ms sencillos que los anteriores ya que no utilizan DAC interno. Se
emplean en aquellos casos en que no se requieren gran velocidad, pero en los que es
importante conseguir buena linealidad. Se usan frecuentemente en voltmetros digitales.
Existen dos tipos a saber: el de rampa nica y el de doble rampa.
3.2.6.1 Convertidor A/D de Rampa nica.
Como muestra la figura 18, tiene un integrador, un comparador, un generador de impulsos y
los circuitos de salida. En la puesta en marcha el integrador y el contador son puestos a cero
por el circuito de control. A partir de este momento, el integrador genera una rampa con una
pendiente determinada por los valores de C y R. Simultneamente el contador comienza a
contar los pulsos provenientes del reloj, que pasan por una puerta Y. Para este caso, la salida
Daz Moreno Marcos 7EM3
21 | P g i n a
del comparador, deber estar en uno lgico (1), para permitir que los pulsos lleguen al
contador. En el comparador se realiza la comparacin entre la seal de entrada (seal
muestreada) y la rampa generada en el integrador. Cuando el nivel de la rampa supera a la
seal de entrada, el comparador bascula colocando un cero lgico en la puerta AND,
deteniendo el paso de pulsos hacia el contador. El valor contado hasta este momento,
corresponde con la salida digital del valor de la tensin de entrada muestreada.
El principal problema que presenta este tipo de convertidores es que la salida depende de
muchos factores, como: Vref, R, C y T. Por ello Vref y T deben ser muy estables en el tiempo
para que la conversin sea correcta. Los valores de RC no afectan mucho ya que su
contribucin puede dar errores de ganancia fcilmente subsanables. La dependencia con el
reloj, a travs de T, es ms importante ya que la estabilidad del mismo debe ser siempre la
misma "de por vida". Por ello, esta estructura es muy simple y barata si prescindimos de las
caractersticas extremas que necesitamos para el reloj, esto hace que no se utilice esta
estructura.
3.2.6.2 Convertidor A/D de Doble Rampa.
Este convertidor se ha diseado para resolver los inconvenientes del de rampa nica
(variabilidad de C, R y f). El funcionamiento comienza integrando la seal muestreada de
entrada durante un tiempo T1 fijo para cualquier nivel de tensin. Esto da lugar a una rampa
negativa hasta alcanzar el nivel de tensin - VA1 (- VA2 corresponde para otro nivel de
Daz Moreno Marcos 7EM3
22 | P g i n a
Los convertidores de este tipo son lentos: unas 30-40 conversiones por segundo, es decir de
30-40 ms lo cual permite que el oscilador sea muy sencillo del tipo RC.
Este convertidor es til ya que adems de tener una dependencia baja de la salida con la
entrada, permite conseguir alta resolucin (24 bits o algo ms). Sin embargo esta alta
Daz Moreno Marcos 7EM3
23 | P g i n a
resolucin puede presentar problemas de deriva offset que se resuelva mediante una tercera
rampa. Su idea bsica es medir la deriva en la primera fase poniendo la entrada a cero y
aadiendo esta deriva mediante un sumador en el resto del circuito. Se aade, por tanto, un
tiempo previo al primero que es un ajuste de cero del A/D.
Otra ventaja de este circuito es el bajo consumo por estar fabricado en tecnologa CMOS.
Son tambin bastante inmunes al ruido sobre todo al de alta frecuencia. Si, por ejemplo, se
quiere convertir una seal continua, si se observa sta detenidamente se ver que no tiene un
nico valor sino que oscila dentro de una banda de valores (tiene ruido).
Con un convertidor de integracin la conversin no es instantnea (del orden de 30 c/s), por
ello al integrar en el tiempo est promediando el valor de la seal. Si el perodo de conversin
es un mltiplo de la seal de ruido, conseguiremos que el valor obtenido coincida con el valor
de la seal constante y por tanto sin ruido, ya que la contribucin de los semiperiodos
positivos del ruido es la misma que la de los semiperiodos negativos.
3.2.7
24 | P g i n a
25 | P g i n a
26 | P g i n a
Analizando el diagrama de bloques, cuando Vo < Vi la salida del comparador Vc, permanece
en alto (1), permitiendo que pasen por la compuerta AND los pulsos reloj hacia el contador.
A medida que este se incrementa, la seal a la salida del DAC interno Vo se incrementa,
tambin a razn de 10 mV por pulso contado. A partir de un nmero de cuenta, resulta Vo >
Vi; para esta situacin, la salida del comparador pasa a bajo (0), inhabilitando la compuerta
AND, y con esto, deteniendo la cuenta, con lo que se termina la conversin. Por otra parte,
el flanco de bajada de la tensin Vc, provoca el disparo del multivibrador monoestable n1
que genera en su salida, un pulso temporizado de 1 s. . Este pulso activa los registros
(basculas) que transfieren el ultimo valor de la cuenta del contador, a su salida, haciendo
cambiar o no, la presentacin decimal en los visualizadores.
Cuando cae el pulso del MV1, la informacin queda retenida en los registros, y por otro lado
activa al MV2, que genera otro pulso que restablece los contadores a cero. Para esta ltima
situacin Vo cae a cero haciendo que Vo < Vi, el comparador entonces pasa a alto,
habilitando nuevamente la compuerta AND y permitiendo que los pulsos reloj sean contados
nuevamente, iniciando un nuevo ciclo de conversin.
La siguiente figura muestra las formas de ondas de las diferentes seales que intervienen en
la conversin del DVM.
27 | P g i n a
Para medir resistencia, se hace pasar por la resistencia a medir, una corriente fija de referencia
(fuente de corriente constante). Esta corriente conocida, convierte la resistencia desconocida
en una tensin elctrica que luego es convertida a digital.
28 | P g i n a
29 | P g i n a
Si le aadimos un capacitor de alto valor y de bajas fugas (10 F de tantalio), el circuito acta
como integrador, haciendo que Vo sea el valor promedio rectificado de Vi. Para DVM de
precisin, se utilizan circuitos que convierten el valor rms de una seal alterna pura u otra, a
un valor de CC (el circuito es ms complejo).
30 | P g i n a
5. Bibliografa
http://www.geocities.ws/pnavar2/convert/index.html
http://www.asifunciona.com/electronica/af_conv_ad/conv_ad_5.htm
https://www.academia.edu/13456174/Unidad_3_Convertidores_Principios_el%C3
%A9ctricos_y_Aplicaciones_digitales
http://bibing.us.es/proyectos/abreproy/11932/fichero/2.MARCO+TEORICO.pdf
31 | P g i n a