0 valutazioniIl 0% ha trovato utile questo documento (0 voti)
988 visualizzazioni4 pagine
Un CPLD (dispositivo lógico programable complejo) extiende el concepto de un PLD (dispositivo lógico programable) al permitir implementar sistemas más complejos utilizando menos espacio. Un CPLD se compone de múltiples bloques lógicos interconectados mediante una matriz programable, lo que hace un uso más eficiente del silicio y conduce a un menor costo. Los CPLD son más adecuados para circuitos con lógica relativamente compleja, mientras que las FPGA son mejores para circuitos más grandes
Un CPLD (dispositivo lógico programable complejo) extiende el concepto de un PLD (dispositivo lógico programable) al permitir implementar sistemas más complejos utilizando menos espacio. Un CPLD se compone de múltiples bloques lógicos interconectados mediante una matriz programable, lo que hace un uso más eficiente del silicio y conduce a un menor costo. Los CPLD son más adecuados para circuitos con lógica relativamente compleja, mientras que las FPGA son mejores para circuitos más grandes
Un CPLD (dispositivo lógico programable complejo) extiende el concepto de un PLD (dispositivo lógico programable) al permitir implementar sistemas más complejos utilizando menos espacio. Un CPLD se compone de múltiples bloques lógicos interconectados mediante una matriz programable, lo que hace un uso más eficiente del silicio y conduce a un menor costo. Los CPLD son más adecuados para circuitos con lógica relativamente compleja, mientras que las FPGA son mejores para circuitos más grandes
Un CPLD (del acrnimo ingls Complex Programmable Logic Device) es un
dispositivo electrnico que extiende el concepto de un PLD (del acrnimo ingls Programmable Logic Device) a un mayor nivel de integracin ya que permite implementar sistemas ms eficaces, porque utilizan menos espacio, mejoran la fiabilidad del diseo, y reducen costos. Dispositivos Lgicos Programables Complejos (CPLDs) Los CPLDs se crearon para poder disear sistemas digitales muy complejos que los SPLDs debido a su simplicidad eran incapaces de resolver. Por ello los CPLDs se crearon con la idea de ser un conjunto de bloques de SPLDs interconectados mediante una matriz de conexin. A raz de su creacin se ha logrado disminuir el coste de desarrollo y el tiempo de respuesta del sistema, adems la vida del producto aumenta considerablemente gracias a la capacidad de actualizacin que tienen los CPLDs. Arquitectura de CPLD Arquitectura de los CPLDs La mayora de los CPLDs tienen la misma arquitectura interna, dividida en tres partes que son: Matriz de conexin global Bloques lgicos con sus macroceldas Bloques de entrada y salida. Caractersticas del CPLD EL CPLD utilizado en el entrenador es el EPM7128SLC8415. Este es el significado de la etiqueta que tiene el CPLD EPM - Indica a la familia que pertenece en este caso la familia MAX 7. - Este dispositivo pertenece a la familia 7000 128. - Es el nmero de macroceldas SL.- Es el tipo de encapsulado C. - Es la temperatura de trabajo en este caso es la temperatura comercial entre 0-70 84. - Es el nmero de pins que dispone -15. - Es la velocidad de respuesta en nanosegundos Este CPLD forma parte de la familia MAX (Matrix Array MatriX), exactamente de la segunda generacin de los Max7000, los denominados Max7000S. El CPLD tiene 128 macroceldas agrupadas en bloques de un bloque lgico o LAB segn la denominacin de Altera, contiene 16 macroceldas, por lo tanto tendremos que el CPLD utilizado tiene 8 bloques lgicos que estarn interconectados a los bloques de entrada y salida mediante la PIA. El nmero de pins de entrada/salida que se usar ser de 64, debido a que el resto de pins estn dedicados a otras funciones. 16, es decir, un bloque lgico o LAB segn la denominacin de Altera, contiene 16 macroceldas, por lo tanto tendremos que el CPLD utilizado tiene 8 bloques lgicos que estarn interconectados a los bloques de entrada y salida mediante la PIA.
El nmero de pins de entrada/salida que se usar ser de 64, debido a que el
resto de pins estn dedicados a otras funciones. Ventajas y desventajas Los CPLD estn ms para hacer funciones lgicas con puertas AND, OR, NOT, etc, y no para circuitos sncronos complejos como el que parece que quieres hacer. Si tienes que poner algo de RAM o un multiplicador, directo a FPGA. Los circuitos que puedes implementar en una CPLD estn mucho ms limitados. Un CPLD se forma con mltiples bloques lgicos, cada uno similar a un PLD. Los bloques lgicos se comunican entre s utilizando una matriz programable de interconexiones, lo cual hace ms eficiente el uso del silicio, conduciendo a una mejor eficiencia a menor costo.
- En general resulta ms rentable utilizar CPLD frente a FPGA cuanto tenemos
una lgica relativamente compleja y nos es excesivo el nmero de operaciones a realizar. El CPLD se aproxima ms a un ASIC se pueden implementar operaciones ms complejas. En ambos se utilizan celdas ya definidas de forma estndar, pero en las CPLD se trabaja directamente sobre dichas celdas, se realizan sus interconexiones fsicamente. Sin embargo en las FPGA lo que hacemos es mapear estas conexiones sobre una memoria, tenemos una memoria externa de configuracin que dice que conexiones se deben hacer. - En general las FPGA son ms baratas y de mayor capacidad, pero necesitan ms rea para hacer lo mismo, y el hecho de que necesiten una memoria EPROM adems del propio circuito hace que el interconexionado externo sea ms complejo y de peor calidad debido a los retrasos introducidos por las lneas, soldaduras, etc., que puede ser un problema importante. - Como norma general se utilizar una CPLD para circuitos con pocas puertas, pero una vez que el circuito es mayor nos tendremos que ir a una FPGA. La decisin de construir un ASIC, suele tomarse para largas tiradas del circuito y cuando este est muy probado, no obstante si el circuito es sencillo y no tiene problemas de tiempos puede que sea ms rentable dejarle en una FPGA o una CPLD.
La ventaja ms obvia de un PLD en un CPLD es que un solo microchip
requiere menos superficie, cableado y energa que varios microchips interconectados. Adems, un chip PLD est diseado para la flexibilidad, por lo que si es necesario un cambio en la lgica que se puede lograr mediante la sustitucin de un chip PLD con otro sin volver a cablear el circuito al que est conectado el chip. Virutas del PLD fueron, de hecho, el primer tipo de chip que
permite este tipo de diseo flexible de la lgica en el hardware.
CPLD Un CPLD es lgicamente ms compleja que un PLD, pero pueden no ser necesariamente fsicamente ms grande. A diferencia de un PLD, las macroceldas dentro de un CPLD no pueden ser totalmente interconectado. Como resultado, a pesar de que un CPLD contiene suficientes circuitos lgicos combinatorios y flip- voltea para soportar una configuracin de hardware cierto al menos, en teora - puede que no es compatible con la configuracin en la prctica
El aumento de la complejidad de un CPLD le permiten programar con
ecuaciones ms lgico que un PLD, por lo que deben someterse a una amplia variedad de usos. Un CPLD se puede utilizar de la misma manera como un PLD para aplicaciones simples, tales como decodificacin de direccin , pero se utiliza ms a menudo para aplicaciones de lgica de alto rendimiento , tales como las secuencias de alimentacin , traduccin nivel de voltaje y de control de temporizacin . El menor tiempo de arranque y el tiempo de retardo de un CPLD hace que sea preferible a otro tipo de dispositivo lgico programable, conocida como matriz de compuertas programables en campo (FPGA) , en muchas aplicaciones.
Evaluación de La Incidencia de La Cerámica Molida Reciclada (CMR) Como Agregado Fino en Una Proporción Del 20% para Un Concreto Modificado, Con El Fin de Obtener Mejoras en La Resistencia Mecánica.