Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Esta estructura de bus nico tiene como inconveniente el que una orden de transferencia
de datos entre perifricos de dos canales distintos puede interferir con la captacin de una
instruccin de la memoria principal por partes del procesador. Para solventar ese problema
normalmente se utiliza una estructura con dos buses.
Los controladores de E/S evitan que el procesador tenga que adaptarse entre operaciones
individuales de E/S a la velocidad y ritmo que marca el perifrico, sin embargo el propio
procesador sigue siendo el responsable de esas operaciones. La mayora de las
operaciones de E/S se hacen entre la memoria y un perifrico, y viceversa. La cuestin
esta en que como el control del bus principal del sistema lo lleva el procesador y las
instrucciones de E/S de los lenguajes mquina realizan estas operaciones entre el
perifrico y uno de los registros del procesador, en cada una de esas operaciones ha de
intervenir el procesador.