Sei sulla pagina 1di 5

Sistemi

e Tecnologie Elettroniche
Esercizio 1
Si consideri il circuito di figura:


con gli elementi circuitali assegnati
R1
R2
R3
R4
R5
C

47 k
125 k
5.6 k
47 k
10 k
22 nF

R6
R7
R8
R9
R10

100 k
10 k
124 k
5.6 k
12 k

Si richiede di
1. Determinare vo(v1,v2) in continua e con AO ideali
2. Tracciare il diagramma di Bode del modulo di vo/v1 in funzione della frequenza, considerando gli AO
ideali. Si richiede di rappresentare il diagramma di Bode su assi tarati
3. Calcolare il guadagno in continua vo/v2 assumedo per entrambi gli operazionali una amplificazione
differenziale finita pari a Ad=1000
R: 1. vo= -11v1 + 6v2. 2. Polo a 454 rad/s, zero a 5000 rad/s, vo/v1 = 20.8 dB a bassa frequenza, 0 dB ad alta
frequenza. 3. vo/v2 = 5.929

Esercizio 2
Si consideri il circuito di figura:


con gli elementi circuitali assegnati
R1
R2
R3
C

10 k
10 k
200 k
1 nF

R4
R5
R6

10 k
100 k
20 k

Si richiede di
1. Determinare vo(v1,v2) in continua e con AO ideali
2. Tracciare il diagramma di Bode del modulo di vo/v1 in funzione della frequenza, considerando gli AO
ideali. Si richiede di rappresentare il diagramma di Bode su assi tarati
3. Calcolare il guadagno in continua vo/v2 assumedo per entrambi gli operazionali una amplificazione
differenziale finita pari a Ad=500
R: 1. vo= 7v1 + 14v2. 2. Zero a 9090 rad/s, polo a 105 rad/s, vo/v1 = 16.9 dB a bassa frequenza, 37.7 dB ad alta
frequenza. 3. vo/v2 = 13.436

Esercizio 3
Si consideri il circuito di figura:


con gli elementi circuitali assegnati
R1
R2
R3
R4
R5
C1

39 k
25 k
100 k
39 k
90 k
12 nF

R6
R7
R8
R9
R10
C2

10 k
100 k
24 k
100 k
12 k
22 nF


Si richiede di
1. Determinare vo(v1,v2) in continua e con AO ideali. Valutare anche le amplificazioni differenziale a di
modo comune dello stadio completo, definendo il segnale differenziale come v1-v2 e il segnale di
modo comune come (v1+v2)/2
2. Tracciare il diagramma di Bode del modulo di vo/v1 in funzione della frequenza, considerando gli AO
ideali. Si richiede di rappresentare il diagramma di Bode su assi tarati
3. Calcolare il guadagno in continua vo/v2 assumedo per entrambi gli operazionali una amplificazione
differenziale finita pari a Ad=200
4. Modificare il valore di R10 in modo da rendere minimo loffset in uscita dovuto alle correnti di
ingresso, senza modificare i guadagni. Calcolare, con i nuovi valori, loffset in uscita dovuto al solo
A2. Per gli amplificatori operazionali, Voff=8 mV e Ioff=300 nA
R: 1. vo= v2 - v1 quindi Adiff=-1 e Ac=0. 2. Zero a 505 rad/s, polo a 5005 rad/s, vo/v1 = 0 dB a bassa frequenza,
20 dB ad alta frequenza. 3. vo/v2 = 0.99. 4. Per compensare la corrente di bias, R10+R3||R9=R7||(R5+R6),
quindi si ridefinisce R10= R7||(R5+R6)- R3||R9=0. Infine, Vo,off=46 mV

Esercizio 4
Si consideri una giunzione pn brusca e simmetrica con drogaggio NA = ND = 5 x 1016 cm-3, lati lunghi wn = wp
= 25 m e sezione trasversale A = 20 m2.
Si richiede di calcolare la resistenza parassita associata alle regioni neutre nei due lati.
Si assuma per le mobilit dei portatori maggioritari nei due lati: n = 900 cm2 V-1 s-1 e p = 300 cm2 V-1 s-1.
R: Rp=6.94 k

Esercizio 5
Si consideri un MOSFET a canale n caratterizzato dai seguenti parametri: mobilit degli elettroni nel canale
n = 850 cm2 V-1 s-1, spessore dellossido tox = 150 nm, dimensioni del gate L = 0.13 m e W = 0.39 m,
drogaggio del substrato NA = 1015 cm-3, tensione di soglia Vth=0.3 V.
Sapendo che al dispositivo sono applicate le tensioni VGS = 1.8 V, VDS = 1.6 V e VBS = 0, calcolare la corrente
di drain ID. Determinare inoltre il valore di tox richiesto per garantire nelle stesse condizioni di polarizzazione
una corrente superiore del 50%.
R: 1. ID=66 A. 2. Vth=-0.0366 V, tox=65.8 nm.

Esercizio 6
Realizzare con una unica porta in tecnologia CMOS la funzione logica Y = A* (B+(C+D)*). Assumendo che
tutti i MOS abbiano una Ron=90 quando chiusi, calcolare il tempo di salita e di discesa massimi quando il
carico costituito da una capacit C=20 pF
R: 1. Lo schema della porta

2. Il massimo tempo di salita si ha quando la transizio L H avviene attraverso tre pMOS in serie, quindi
tr=2.2 3Ron C=11.88 ns. Il massimo tempo di discesa, invece, corrisponde ad una transizione H L
attraverso due nMOS in serie: tf=2.2 2Ron C=7.92 ns.