Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
PG08017
TR08002
9 DE NOVIEMBRE DE 2012
Sistema Digitales II
9 de
noviembre
de 2012
Introduccin:
En la actualidad uno de los requisitos ms importantes en el diseo de
circuitos es el tamao del mismo como tambin su consumo de energa y por
su puesto el costo del mismo por lo cual en un circuito si tenemos muchos
componentes ello implicara un gran espacio fsico, mayor cantidad de
consumo de energa y costos altos.
Razones por las cuales se nos hace necesario aplicar los tres criterios
anteriores como una pequea base porque a la final son muchos factores los
que se toman en cuenta en un buen diseo pero los anteriores podran ser de
los ms importantes dependiendo del enfoque del diseo, pero cuando nos
vamos a la realidad nos encontramos primeramente que para la
implementacin de un sistema digital estn como primer recurso los
dispositivos de las familias TTL O CMOS con los cuales no todos los
criterios mencionados se cumplen aunque el implementar el circuito es
relativamente fcil, dichos circuitos no son los mejores en tamao, costos y
consumo de energa; razn por lo cual se nos hace necesario aplicar u nuevo
concepto el cual es el de los PLD (PROGRAMABLE LOGIC DEVICE) que
son circuitos integrados que tienen en su interior un gran cantidad de
arreglos de compuertas.
Estos dispositivos los podemos programar o por as decirlo personalizar
segn la aplicacin que vayamos a implementar para nuestro caso se
utilizara el software WINCUPL; pero as mismo nos vemos limitados en su
nmero de compuertas al interior algo que debemos tomar en cuenta
revisando las datasheet (hojas de especificaciones) del PLD a utilizar.
Sistema Digitales II
9 de
noviembre
de 2012
Objetivos:
Objetivo General:
Aplicar los conceptos vistos en clase y en las prcticas de laboratorio
para implementar un PLD el cual haga la funcin de un convertidor
de cdigos 2421, 5421, 7421 y exceso-3 en ese orden a 8421 y que
dicho resultado se muestre en un display de 7 segmentos.
Objetivo Especifico:
Utilizar el programa WINCUPL para la programacin de un PLD
ATF16V8B el cual tiene la misma configuracin de un GAL16V8D
utilizando las ecuaciones simplificadas obtenidas del Workbench.
Indagar sobre los PLD y sus principales ventajas sobre los circuitos
TTL y CMOS
Sistema Digitales II
9 de
noviembre
de 2012
Marco Terico:
Un punto importante antes de poder hablar sobre los PLD es tener claro el
concepto de las familias TTL y CMOS sobre las cuales el PLD tiene grandes
ventajas por ello comenzaremos dando una breve introduccin sobre los
dispositivos TTL y CMOS con el fin de dejar claro las ventajas de el PLD.
Familia TTL y familia CMOS. Las diferencias en sus caractersticas les
proporcionaron diferentes aplicaciones. Las TTL se las utilizan en
laboratorios de estudios y en la etapa de diseo de nuevos equipos
electrnicos, mientras los circuitos integrados de familia CMOS ocupan un
papel importante en los equipos que funcionan en varios lugares de la
industria y telecomunicaciones.
Tecnologa TTL
TTL es la sigla en ingls de transistor-transistor logic, es decir, "lgica
transistor a transistor". Es una familia lgica o lo que es lo mismo, una
tecnologa de construccin de circuitos electrnicos digitales. En los
componentes fabricados con tecnologa TTL los elementos de entrada y
salida del dispositivo son transistores bipolares
Caractersticas
Su tensin de alimentacin caracterstica se halla comprendida entre
los 4,75v y los 5,25V (como se ve un rango muy estrecho).
Los niveles lgicos vienen definidos por el rango de tensin
comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc
para el estado H (alto).
4
Sistema Digitales II
9 de
noviembre
de 2012
CMOS
Complementary metal-oxide-semiconductor o CMOS es una de
las familias lgicas empleadas en la fabricacin de circuitos
integrados. Su principal caracterstica consiste en la utilizacin
conjunta de transistores de tipo pMOSy tipo nMOS configurados de
tal forma que, en estado de reposo, el consumo de energa es
nicamente el debido a las corrientes parsitas.
En la actualidad, la mayora de los circuitos integrados que se fabrican
utilizan la tecnologa CMOS. Esto incluye
microprocesadores, memorias, procesadores digitales de seales y
muchos otros tipos de circuitos integrados digitales cuyo consumo es
considerablemente bajo.
Ventajas
La familia lgica tiene una serie de ventajas que la hacen superior a otras
en la fabricacin de circuitos integrados digitales:
Sistema Digitales II
9 de
noviembre
de 2012
Inconvenientes
Algunos de los inconvenientes son los siguientes:
Debido al carcter capacitivo de los transistores MOSFET, y al hecho
de que estos son empleados por duplicado en parejas nMOS-pMOS, la
velocidad de los circuitos CMOS es comparativamente menor que la
de otras familias lgicas.
Son vulnerables a latch-up: Consiste en la existencia de un tiristor
parsito en la estructura CMOS que entra en conduccin cuando la
salida supera la alimentacin. Esto se produce con relativa facilidad
debido a la componente inductiva de la red de alimentacin de los
6
Sistema Digitales II
9 de
noviembre
de 2012
PLD
Lgica programada: es lo contrario de la lgica cableada, es decir, este
tipo diseo permite utilizar un circuito o un proyecto para muchas otras
funciones con el simple cambio del software que incorpora.
La lgica programada se basa en dispositivos lgicos programables
(PLD), los cuales tienen una funcin no establecida, al contrario que las
puertas lgicas que tienen una funcin fja en el momento de su
fabricacin. Antes de poder utilizar el PLD en un circuito, este debe ser
programado.
El uso de ROMs como PLDs
Antes de que se inventasen las PLDs, los chips de memoria de solo
lectura (ROM) se utilizaban para crear funciones de lgica combinacional
arbitrarias con un nmero determinado de entradas. Considerando una
ROM con m entradas, a las que se denomina lneas de direccin; y con "n
salidas, a las que se denomina lneas de datos. Cuando se utiliza como
memoria, la ROM contiene 2m palabras de n bits. Supongamos que las
entradas no son direccionadas por una direccin de m-bits, sino por m
seales lgicas independientes. Tericamente, hay 2mfunciones booleanas
posibles de estas m seales, pero la estructura de la ROM permite solo
producir n de estas funciones en los pines de salida. Por lo tanto, en este
Sistema Digitales II
9 de
noviembre
de 2012
Sistema Digitales II
9 de
noviembre
de 2012
PAL
MMI introdujo un dispositivo revolucionario en 1978, la
ProgrammableArrayLogic (Matriz lgica programable). La arquitectura era
ms sencilla que la FPLA de Signetics porque omita la matriz OR
programable. Esto hizo los dispositivos ms rpidos, ms pequeos y
ms baratos. Estaban disponibles en encapsulados de 20 pines y DIP de
300 milsimas de pulgada, mientras que las FPLAs venan en
encapsulados de 28 pines y DIP de 600 milsimas de pulgada. Ciertas
publicaciones sobre PALs desmitificaban el proceso de diseo. El
software de diseo PALASM (PAL Assembler, ensamblador PAL)
converta las ecuaciones Booleanas de los ingenieros en el patrn de
fusibles requerido para programar el dispositivo. Los PAL de MMI
pronto fueron distribuidos por National Semiconductor, Texas
Instruments y AMD.
Tras el xito de MMI con los PAL de 20 pines, AMD introdujo los 22V10
de 24 pines con caractersticas adicionales. Tras comprar a MMI (1987),
AMD desarroll una operacin consolidada como Vantis, adquirida por
Lattice Semiconductor en 1999.
Tambin hay PLAs :ProgrammableLogicArray.
GALs
Sistema Digitales II
9 de
noviembre
de 2012
10
Sistema Digitales II
9 de
noviembre
de 2012
11
Sistema Digitales II
9 de
noviembre
de 2012
CPLDs
Artculo principal: CPLD
Las PALs y GALs estn disponibles slo en tamaos pequeos, equivalentes
a unos pocos cientos de puertas lgicas. Para circuitos lgicos mayores, se
pueden utilizar PLDs complejos o CPLDs. Estos contienen el equivalente a
varias PAL enlazadas por interconexiones programables, todo ello en el
mismo circuito integrado. Las CPLDs pueden reemplazar miles, o incluso
cientos de miles de puertas lgicas.
12
Sistema Digitales II
9 de
noviembre
de 2012
antifusibles de silicio.
SRAMs.
Clulas EPROM o EEPROM.
Memoria flash.
13
Sistema Digitales II
9 de
noviembre
de 2012
14
Sistema Digitales II
9 de
noviembre
de 2012
15
9 de
noviembre
de 2012
Sistema Digitales II
B
0
1
0
1
A
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
B
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
C
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
D
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
E
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
F
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
T
1
0
1
1
0
X
X
X
X
X
X
1
1
1
1
1
1
0
1
1
0
X
X
X
1
U
1
1
1
1
1
X
X
X
X
X
X
0
0
1
1
1
1
1
1
1
1
X
X
X
0
V
1
1
0
1
1
X
X
X
X
X
X
1
1
1
1
1
1
1
0
1
1
X
X
X
1
W
1
0
1
1
0
X
X
X
X
X
X
1
1
0
1
1
1
0
1
1
0
X
X
X
1
X
1
0
1
0
0
X
X
X
X
X
X
0
1
0
1
0
1
0
1
0
0
X
X
X
0
Y
1
0
0
0
1
X
X
X
X
X
X
1
1
1
1
1
1
0
0
0
1
X
X
X
1
Z
0
0
1
1
1
X
X
X
X
X
X
1
1
0
1
1
0
0
1
1
1
X
X
X
1
16
9 de
noviembre
de 2012
Sistema Digitales II
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
X
X
X
1
0
1
1
0
1
1
X
1
1
1
X
X
X
X
X
X
X
X
1
0
1
1
0
1
1
1
1
1
X
X
X
0
1
1
1
X
X
X
1
0
1
1
0
1
1
X
1
1
1
X
X
X
X
X
X
X
X
1
1
1
1
1
0
0
1
1
1
X
X
X
1
1
1
1
X
X
X
1
1
0
1
1
1
1
X
1
1
1
X
X
X
X
X
X
X
X
1
1
0
1
1
1
1
1
1
1
X
X
X
1
0
1
1
X
X
X
1
0
1
1
0
1
1
X
0
1
1
X
X
X
X
X
X
X
X
1
0
1
1
0
1
1
0
1
1
X
X
X
1
0
1
0
X
X
X
1
0
1
0
0
0
1
X
0
1
0
X
X
X
X
X
X
X
X
1
0
1
0
0
0
1
0
1
0
X
X
X
1
1
1
1
X
X
X
1
0
0
0
1
1
1
X
1
1
1
X
X
X
X
X
X
X
X
1
0
0
0
1
1
1
1
1
1
X
X
X
1
0
1
1
X
X
X
0
0
1
1
1
1
1
X
0
1
1
X
X
X
X
X
X
X
X
0
0
1
1
1
1
1
0
1
1
X
X
X
17
Sistema Digitales II
9 de
noviembre
de 2012
18
Sistema Digitales II
9 de
noviembre
de 2012
Breadboard
19
Sistema Digitales II
9 de
noviembre
de 2012
Obtenidas las ecuaciones se procede a digitar el cdigo en Wincupl, el cdigo quedara as:
NameBCD ;
PartNo00 ;
Date
15/11/2011 ;
Revision01 ;
DesignerEngineer ;
Company Only Jesus Saves ;
AssemblyNone ;
Location ;
Deviceg16v8a ;
/* *************** INPUT PINS *********************/
PIN
2 = A
; /*
PIN
3 = B
; /*
PIN
4 = C
; /*
PIN
5 = D
; /*
PIN
6 = E
; /*
PIN
7 = F
; /*
*/
*/
*/
*/
*/
*/
20
Sistema Digitales II
9 de
noviembre
de 2012
Z=(!A&!C&E)#(!A&D&!F)#(!B&!C&D)#(!B&E)#(!C&D&F)#(D&E)#(C&!D&F)#(B&C&!E);
Se introducen 6 entradas, los cuales seran los pines 2, 3, 4, 5, 6 y 7, luego, los pines de salida
que seran los pines 12, 13, 14, 15, 16, 17, y 18.
Posteriormente a la digitacin del cdigo en wincupl, se simula con las opciones que presenta
el programa para verificar que hace lo que el usuario demanda.
Para tener una idea mejor de como quedar, wincupl genera un archivo .doc el
cual trae las especificaciones de lo que se desea en el g16v8a.
**********************************************************************
*********
BCD
**********************************************************************
*********
CUPL(WM)
Device
Created
Name
Partno
Revision
21
Sistema Digitales II
Date
Designer
Company
Assembly
Location
9 de
noviembre
de 2012
15/11/2011
Engineer
Only Jesus Saves
None
======================================================================
=========
Expanded Product Terms
======================================================================
=========
T =>
!D& !F
# !D & E
# D &!E& F
# E &!F
# C
U =>
!A& E & !F
# !A & D & F
# !C & !D
# !C & !E & !F
# A &!B& !D
# B & E
# B & D
V =>
!A& !E
# !B & !E
# !D & F
# D &!F
# E & F
# C
W =>
#
#
#
#
#
#
#
C & D &!F
!C & !D & !F
C &!D& F
!B & E
!C & D & !E & F
!C & E & !F
!D & E & F
B & C &!E
X =>
!A& !B & C & !F
# !C & !D & !F
# !B & !C & E & !F
22
9 de
noviembre
de 2012
Sistema Digitales II
#
#
#
#
A
A
B
B
&
&
&
&
C
B
D
C
& F
&!C& !D
&!E& F
& F
Y =>
!A& !E & !F
# !B & !E & !F
# !B & D
# A & B & E & F
# C
Z =>
!A& !C & E
# !A & D & !F
# !B & !C & D
# !B & E
# !C & D & F
# D & E
# C &!D& F
# B & C & !E
======================================================================
=========
Symbol Table
======================================================================
=========
Pin Variable
Pol
Name
--- --------
Ext
---
Pin
---
A
B
C
D
E
F
T
U
V
W
X
2
3
4
5
6
7
12
13
14
15
16
Y
Z
Type
---V
V
V
V
V
V
V
V
V
V
V
17
18
Pterms
Used
------
Max
Pterms
------
Min
Level
-----
5
7
6
8
8
8
8
8
0
0
0
0
7
V
V
8
5
8
0
8
8
0
0
LEGEND
D : default variable
F : field
G : group
I : intermediate variable
N : node
M : extended node
U : undefined
V : variable
X : extended variable
23
Sistema Digitales II
9 de
noviembre
de 2012
T : function
======================================================================
========
Fuse Plot
======================================================================
=========
Syn
02192 - Ac0
02193 x
24
9 de
noviembre
de 2012
Sistema Digitales II
01152 ---------x--x----x--x----------01184 ---------x------x----x---------01216 -------------x--x---x----------01248 ----x---x--------x-------------Pin #14 02053 Pol - 02125 Ac1 x
01280 -x---------------x-------------01312 -----x-----------x-------------01344 -------------x------x----------01376 ------------x--------x---------01408 ----------------x---x----------01440 --------x----------------------01472 xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
01504 xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
Pin #13 02054 Pol - 02126 Ac1 x
01536 -x--------------x----x---------01568 -x----------x-------x----------01600 ---------x---x-----------------01632 ---------x-------x---x---------01664 x----x-------x-----------------01696 ----x-----------x--------------01728 ----x-------x------------------01760 xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
Pin #12 02055 Pol - 02127 Ac1 x
01792 -------------x-------x---------01824 -------------x--x--------------01856 ------------x----x--x----------01888 ----------------x----x---------01920 --------x----------------------01952 xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
01984 xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
02016 xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
LEGEND
A x---|2
C x---|4
______________
|
BCD
|
x---|1
20|---x
19|---x
B x---|3
18|---x
17|---x Y
D x---|5
16|---x
E x---|6
15|---x
F x---|7
14|---x
Vcc
Z
X
W
V
25
Sistema Digitales II
9 de
noviembre
de 2012
x---|8
13|---x U
x---|9
12|---x T
GND x---|10
11|---x
|______________|
Conclusiones
Los sistemas digitales armados o fabricados con integrados TTL o CMOS estn en
total desventaja con los PLD puesto que estos son muy fciles de programar, claro
esta segn la aplicacin a implementar en nuestro caso el convertidor de cdigos
2421,5241,7421 y exceso-3 a 8421 ha resultado sencillo pero en otro caso podra
haber sido todo un enorme problema y adems segn los criterios de costos,
tamao y consumo de energa un PLD es muchsimo mas conveniente que un
sistema digital con TTL O CMOS las cuales podran tener solo la ventaja de ser mas
fciles de encontrar en el mercado pero eso puede ser relativo puesto que en
nuestro pas por lo menos nos hemos dado cuento que no hay en existencia pero si
se estuviera en otro lugar los circuitos con integrados TTL o CMOS serviran como
en nuestro se ha hecho para poder desarrollar una comprensin de los sistemas
digitales en su modo mas rudimentario pero no as en el modo mas eficiente.
Podemos tambin decir que el software tiene la limitacin de ser tedioso al
momento de simular los resultados y eso que el circuito simulado no ha sido un en
gran escala pero conforme la complejidad del circuito aumente el WINCUPL
podra hallarse en dificultades tal vez no de simular por que el software har las
tareas para las que esta programado pero si al momento de intentar transmitir los
resultados al usuario por que se podra hacer muy difcil la comprensin de los
mismos y podran buscarse otros mejores los cuales al igual que TINA tuvieran
una interfaz ms amigable al usuario.
26
Sistema Digitales II
9 de
noviembre
de 2012
Anexos
Como algo adicional pensamos que una simulacin del circuito en TINA viene
bien por la facilidad si los resultados son los deseados por lo que acontinuacion se
incluye el cdigo solucin .vhd y algunas capturas en el CD adjunto se encuentra
la simulacin y el archivo vhd con la simulacin respectiva.
-- IMPLEMENTACION COMBINACIONAL DE UN CONVERTIDOR DE
CODIGOS BCD A UN DISPLAY DE 7 SEGMENTOS
ENTITY seg IS
PORT(
A,B,C,D,E,F: IN BIT;
T,U,V,W,X,Y,Z: OUT BIT);
END seg;
ARCHITECTURE seg_arch OF seg IS
BEGIN
T <= NOT( (NOT(D) AND NOT (F)) OR (NOT (D) AND E) OR (D AND NOT (E)
AND F) OR (E AND NOT (F)) OR (C));
U <= NOT( (NOT (A) AND E AND NOT (F)) OR (NOT (A) AND D AND F ) OR
(NOT (C) AND NOT (D)) OR (NOT (C) AND NOT (E) AND NOT (F)) OR ( A
AND NOT (B) AND NOT (D)) OR ( B AND E) OR ( B AND D));
V <= NOT( (NOT (A) AND NOT (E)) OR (NOT (B) AND NOT (E)) OR (NOT (D)
AND F) OR ( D AND NOT (F)) OR ( E AND F) OR (C) );
27
Sistema Digitales II
9 de
noviembre
de 2012
W <= NOT( ( C AND D AND NOT (F)) OR ( NOT (C) AND NOT (D) AND NOT
(F)) OR ( C AND NOT (D) AND F) OR ( NOT (B) AND E ) OR ( NOT (C) AND D
AND NOT (E) AND F) OR ( NOT (C) AND E AND NOT (F)) OR ( NOT (D) AND
E AND F) OR ( B AND C AND NOT (E)) );
X <= NOT( ( NOT (A) AND NOT (B) AND C AND NOT (F)) OR (NOT (C) AND
NOT (D) AND NOT (F)) OR (NOT (B) AND NOT (C) AND E AND NOT (F)) OR
(A AND C AND F) OR (A AND B AND NOT (C) AND NOT (D)) OR (B AND D
AND NOT (E) AND F) OR (B AND C AND F) );
Y <= NOT( ( NOT (A) AND NOT (E) AND NOT (F)) OR (NOT (B) AND NOT (E)
AND NOT (F)) OR (NOT (D) AND D) OR (A AND B AND E AND F) OR C );
Z <= NOT( (NOT (A) AND NOT (C) AND E) OR (NOT (A) AND D AND NOT
(F)) OR (NOT (B) AND NOT (C) AND D) OR (NOT (B) AND E) OR (NOT (C)
AND D AND F) OR (D AND E) OR (C AND NOT (D) AND F) OR (B AND C AND
NOT (E)) );
END seg_arch;
28
Sistema Digitales II
9 de
noviembre
de 2012
29
Sistema Digitales II
9 de
noviembre
de 2012
Durante la simulacin real del circuito, nos presentamos con un problema, la tierra
de la breadboard no desempeaba correctamente su papel. No estableca la
diferencia de potencial necesaria para que el Display funcionara correctamente, es
por ello que recurrimos a utilizar el dedo como una tierra.
Por qu el dedo funcion como una tierra?
Definamos que es Tierra.
El trmino "tierra", como su nombre indica, se refiere al potencial de la superficie
de la Tierra.
30